

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2007-510949

(P2007-510949A)

(43) 公表日 平成19年4月26日(2007.4.26)

(51) Int. Cl.	F I	テーマコード (参考)
GO2F 1/1333 (2006.01)	GO2F 1/1333	2H089
GO2F 1/1368 (2006.01)	GO2F 1/1368	2H092
GO9F 9/30 (2006.01)	GO9F 9/30 338	5C094
	GO9F 9/30 349Z	

審査請求 有 予備審査請求 未請求 (全 21 頁)

(21) 出願番号 特願2006-537869 (P2006-537869)
 (86) (22) 出願日 平成16年2月2日(2004.2.2)
 (85) 翻訳文提出日 平成18年5月2日(2006.5.2)
 (86) 国際出願番号 PCT/KR2004/000184
 (87) 国際公開番号 W02005/043229
 (87) 国際公開日 平成17年5月12日(2005.5.12)
 (31) 優先権主張番号 10-2003-0077574
 (32) 優先日 平成15年11月4日(2003.11.4)
 (33) 優先権主張国 韓国 (KR)

(71) 出願人 503447036
 サムスン エレクトロニクス カンパニー
 リミテッド
 大韓民国キョンギード, スウォンシ, ヨ
 ントンク, マエタンードン 416
 (74) 代理人 100094145
 弁理士 小野 由己男
 (74) 代理人 100106367
 弁理士 稲積 朋子
 (72) 発明者 チェ, ジュンフ
 大韓民国, 120-768 ソウル, ソデ
 ムング, ヨンチョンードン, サムホアパ
 ート 108-303


最終頁に続く

(54) 【発明の名称】 タッチスクリーン機能を有する液晶表示装置及びその製造方法

(57) 【要約】

【課題】 タッチパネルを別途に接合しなくても、液晶セルギャップの変化を読み出すことができる回路を構成してタッチスクリーン機能を具現することができる液晶表示装置の提供。

【解決手段】 本発明による液晶表示装置は、タッチスクリーン機能を有しており、複数のゲート線と、ゲート線に交差した複数のデータ線と、データ線と絶縁されデータ線と平行に形成された信号線とを含む。ゲート線とデータ線とにより囲まれて形成されたマトリクス状の複数の画素領域にはそれぞれ第1ないし第3スイッチング素子が形成されている。ここで、第1スイッチング素子のゲート電極はゲート線 Gn に接続され、ソース電極はデータ線に接続され、ドレイン電極は画素電極に接続されている。画素電極と共通電極間には液晶容量と蓄積容量が形成される。この時、液晶容量は液晶セルギャップの変化によってその値が変わる。第2及び第3スイッチング素子は液晶容量の変化を読み出すために形成されたものであって、第2スイッチング素子のソース電極は画素電極に接続され、ドレイン電極は信号線に接続され、ゲ



【特許請求の範囲】

【請求項 1】

走査信号を伝達する複数のゲート線と、
前記ゲート線に交差する複数のデータ線と、
前記データ線と平行に形成された複数の信号線と、
前記ゲート線と前記データ線とにより囲まれて形成されたマトリクス状の複数の画素領域それぞれに形成された 2 以上のスイッチング素子と、
前記 2 以上のスイッチング素子の動作に応じて前記信号線に印加された信号を受ける信号増幅部と、
を含むことを特徴とするタッチスクリーン機能を有する液晶表示装置。

10

【請求項 2】

前記スイッチング素子はそれぞれの画素領域に 3 つずつ形成され、
3 つの前記スイッチング素子のうち第 1 スwitchング素子は該ゲート線にゲートオン信号が印加される時オンして該データ電圧を充電させ、
第 2 スwitchング素子は前段のゲート線にゲートオン信号が印加される時オンして前段のデータ電圧を充電させ、
第 3 スwitchング素子は 2 段前のゲート線にゲートオン信号が印加される時オンして前段のデータ電圧を前記信号線に印加することを特徴とする、請求項 1 に記載のタッチスクリーン機能を有する液晶表示装置。

20

【請求項 3】

前記スイッチング素子はそれぞれの画素領域に 2 つずつ形成され、
第 1 スwitchング素子は該ゲート線にゲートオン信号が印加される時オンして該データ電圧を充電させ、
第 2 スwitchング素子は以前のゲート線にゲートオン信号が印加される時オンして前のフレーム時間に充電されたデータ電圧を前記信号線に印加することを特徴とする、請求項 1 に記載のタッチスクリーン機能を有する液晶表示装置。

【請求項 4】

絶縁基板と、
前記絶縁基板上に形成されるゲート線と、
前記ゲート線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に前記ゲート線と交差して画素領域を定義するデータ線と、
前記データ線と平行に形成される信号線と、
前記ゲート線及び前記データ線に電氣的に接続された第 1 薄膜トランジスタと、
前段ゲート線及び前記信号線に電氣的に接続された第 2 薄膜トランジスタと、
2 段前のゲート線及び前記データ線に電氣的に接続された第 3 薄膜トランジスタと、
前記第 1 ないし第 3 薄膜トランジスタ、前記データ線及び前記信号線を覆っており、前記第 1 ないし第 3 薄膜トランジスタそれぞれのドレイン電極を露出する第 1 ないし第 3 接触穴を有する保護膜と、
前記第 1 ないし第 3 接触穴を介して前記第 1 ないし第 3 ドレイン電極に接続された画素電極と、
を含むことを特徴とする、タッチスクリーン機能を有する液晶表示装置。

30

40

【請求項 5】

前記第 3 薄膜トランジスタは前段画素領域に形成され、
前記第 3 ドレイン電極は該画素領域にまで延長され前記第 3 接触穴を介して該画素電極に接続されていることを特徴とする、請求項 4 に記載のタッチスクリーン機能を有する液晶表示装置。

【請求項 6】

絶縁基板上にゲート線及び第 1 ないし第 3 ゲート電極を含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、

50

前記ゲート絶縁膜上に第1ないし第3半導体パターンを形成する段階と、
 前記ゲート絶縁膜上に前記ゲート線と交差するデータ線と、前記第1ないし第3半導体パターンに電氣的に接続された第1ないし第3ソース電極及び第1ないし第3ドレイン電極と、前記第2ソース電極に接続された信号線と、を含むデータ配線を形成する段階と、
 前記半導体パターン及び前記データ配線を覆う保護膜を形成する段階と、
 前記保護膜に前記第1ないし第3ドレイン電極を露出する第1ないし第3接触穴を形成する段階と、
 前記第1ないし第3接触穴を介して前記第1ないし第3ドレイン電極に接続された画素電極を形成する段階と、
 を含むことを特徴とする、タッチスクリーン機能を有する液晶表示装置の製造方法。 10

【請求項7】

前記第3ドレイン電極は前段画素領域から該画素領域にまで延長されるように形成され、該画素電極に前記第3接触穴を介して接続されるように形成されることを特徴とする、請求項6に記載のタッチスクリーン機能を有する液晶表示装置の製造方法。

【請求項8】

絶縁基板と、
 前記絶縁基板上に形成されるゲート線と、
 前記ゲート線を覆っているゲート絶縁膜と、
 前記ゲート絶縁膜上に前記ゲート線と交差して画素領域を定義するデータ線と、
 前記データ線と平行に形成された信号線と、 20
 前記ゲート線及び前記データ線に電氣的に接続された第1薄膜トランジスタと、
 前段ゲート線及び前記信号線に電氣的に接続された第2薄膜トランジスタと、
 前記第1及び第2薄膜トランジスタ、前記データ線及び前記信号線を覆っており、前記第1及び第2薄膜トランジスタそれぞれのドレイン電極を露出する第1及び第2接触穴を有する保護膜と、
 前記第1及び第2接触穴を介して前記第1及び第2ドレイン電極に接続された画素電極と、
 を含むことを特徴とする、タッチスクリーン機能を有する液晶表示装置。

【請求項9】

絶縁基板上にゲート線と第1及び第2ゲート電極とを含むゲート配線を形成する段階と 30
 、
 前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
 前記ゲート絶縁膜上に第1及び第2半導体パターンを形成する段階と、
 前記ゲート絶縁膜上に前記ゲート線と交差するデータ線と、前記第1及び第2半導体パターンに電氣的に接続された第1及び第2ソース電極と第1及び第2ドレイン電極と、前記第2ソース電極に接続された信号線と、を含むデータ配線を形成する段階と、
 前記半導体パターン及び前記データ配線を覆う保護膜を形成する段階と、
 前記保護膜に前記第1及び第2ドレイン電極を露出する第1及び第2接触穴を形成する段階と、
 前記第1及び第2接触穴を介して前記第1及び第2ドレイン電極に接続された画素電極 40
 を形成する段階と、
 を含むことを特徴とする、タッチスクリーン機能を有する液晶表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はタッチスクリーン機能を有する液晶表示装置に係り、さらに詳細には液晶セルギャップ変化による液晶セル容量変化を利用してタッチスクリーン機能を有するように構成された液晶表示装置に関する。

【背景技術】

【0002】

一般的に、液晶表示装置は、両基板間に注入されている異方性誘電率を有する液晶物質に電界を印加し、この電界の強度を調節して基板に透過される光量を調節することによって、所望する画像信号を得る表示装置である。

最近、入力手段としてタッチスクリーンパネル（Touch Screen Panel：TSP）が多く利用されているが、これはユーザーの入力操作を座標値で読み、座標値に対応する情報を受け付ける装置である。

【0003】

従来には液晶表示装置にタッチスクリーン機能を付加するために、液晶パネルの表面に別途のタッチパネルを積層接合して用いることが一般的であった。

しかし、液晶パネルに前記のようにタッチパネルを接合した構造の液晶表示装置は、液晶パネル上に再現された画像の表示光がタッチパネルを透過する過程で発生する光の視差により表示の浮遊感が甚だしくなって良好な画像を提供することができなかった。

【0004】

また、両パネルの接合工程を必要とするため工程数が増え、製作に多くの時間が必要となり製造費用が上昇するようになる問題点があった。

【発明の開示】

【発明が解決しようとする課題】

【0005】

本発明の目的は、上述した問題点に鑑みたものであって、タッチパネルを別途に接合しなくても、液晶セルギャップの変化を読み出すことができる回路を構成してタッチスクリーン機能を具現することができる液晶表示装置を提供することにある。

【課題を解決するための手段】

【0006】

前記の目的を達成するための本発明のタッチスクリーン機能を有する液晶表示装置は、走査信号を伝達する複数のゲート線と、前記ゲート線に交差された複数のデータ線と、前記データ線と平行に形成された複数の信号線と、前記ゲート線とデータ線とにより囲まれて形成されたマトリクス状の複数の画素領域にそれぞれ形成された2以上のスイッチング素子と、前記2以上のスイッチング素子の動作によって前記信号線に印加された信号を受ける信号増幅部と、を含んで構成される。

【0007】

この時、前記スイッチング素子はそれぞれの画素領域に3つずつ形成され、3つのうちの第1スイッチング素子は該ゲート線にゲートオン信号が印加される時オンして該データ電圧を充電させ、第2スイッチング素子は前段のゲート線にゲートオン信号が印加される時オンして前段のデータ電圧を充電させ、第3スイッチング素子は2段前のゲート線にゲートオン信号が印加される時オンして前段のデータ電圧を前記信号線に印加することができる。

【0008】

また、前記スイッチング素子はそれぞれの画素領域に2つずつ形成され、第1スイッチング素子は該ゲート線にゲートオン信号が印加される時オンして該データ電圧を充電させ、第2スイッチング素子は前段のゲート線にゲートオン信号が印加される時オンして前のフレーム時間に充電されたデータ電圧を前記信号線に印加することができる。

一方、本発明の一つの実施形態によるタッチスクリーン機能を有する液晶表示装置用薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に形成されるゲート線と、前記ゲート線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート線と交差して画素領域を定義するデータ線と、前記データ線と平行に形成される信号線と、前記ゲート線及び前記データ線に電氣的に接続された第1薄膜トランジスタと、前段ゲート線及び前記信号線に電氣的に接続された第2薄膜トランジスタと、2段前のゲート線及び前記データ線に電氣的に接続された第3薄膜トランジスタと、前記第1ないし第3薄膜トランジスタ、前記データ線、及び前記信号線を覆っており、前記第1ないし第3薄膜トランジスタそれぞれのドレイン電極を露出する第1ないし第3接触穴を有する保護膜と、前記第1ないし第3接触

10

20

30

40

50

穴を介して前記第 1 ないし第 3 ドレイン電極に接続される画素電極と、を含んで構成される。

【0009】

ここで、前記第 3 薄膜トランジスタは前段画素領域に形成されて、第 3 ドレイン電極は該画素領域にまで延長されて前記第 3 接触穴を介して該画素電極に接続されることが望ましい。

本発明の一つの実施形態によるタッチスクリーン機能を有する液晶表示装置用薄膜トランジスタ基板の製造方法は、絶縁基板上にゲート線及び第 1 ないし第 3 ゲート電極を含むゲート配線を形成する段階と、前記ゲート配線を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に第 1 ないし第 3 半導体パターンを形成する段階と、前記ゲート絶縁膜上に前記ゲート線と交差するデータ線、前記第 1 ないし第 3 半導体パターンに電氣的に接続された第 1 ないし第 3 ソース電極と第 1 ないし第 3 ドレイン電極、及び前記第 2 ソース電極に連結された信号線を含むデータ配線を形成する段階と、前記半導体パターン及び前記データ配線を覆う保護膜を形成する段階と、前記保護膜に前記第 1 ないし第 3 ドレイン電極を露出する第 1 ないし第 3 接触穴を形成する段階と、前記第 1 ないし第 3 接触穴を介して前記第 1 ないし第 3 ドレイン電極に接続される画素電極を形成する段階と、を含んで構成される。

10

【0010】

この時、前記第 3 ドレイン電極は前段画素領域から該画素領域にまで延長されるように形成して、該画素電極に前記第 3 接触穴を介して接続されるように形成することが望ましい。

20

本発明の他の実施形態によるタッチスクリーン機能を有する液晶表示装置用薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に形成されるゲート線と、前記ゲート線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート線と交差して画素領域を定義するデータ線と、前記データ線と平行に形成される信号線と、前記ゲート線及び前記データ線に電氣的に接続された第 1 薄膜トランジスタと、前段ゲート線及び前記信号線に電氣的に接続された第 2 薄膜トランジスタと、前記第 1 及び第 2 薄膜トランジスタ、前記データ線、及び前記信号線を覆っており、前記第 1 及び第 2 薄膜トランジスタそれぞれのドレイン電極を露出する第 1 及び第 2 接触穴を有する保護膜と、前記第 1 及び第 2 接触穴を介して前記第 1 及び第 2 ドレイン電極に接続される画素電極と、を含んで構成される。

30

【0011】

本発明の他の実施形態によるタッチスクリーン機能を有する液晶表示装置用薄膜トランジスタ基板の製造方法は、絶縁基板上にゲート線及び第 1 及び第 2 ゲート電極を含むゲート配線を形成する段階と、前記ゲート配線を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に第 1 及び第 2 半導体パターンを形成する段階と、前記ゲート絶縁膜上に前記ゲート線と交差するデータ線と、前記第 1 及び第 2 半導体パターンに電氣的に接続された第 1 及び第 2 ソース電極と第 1 及び第 2 ドレイン電極と、前記第 2 ソース電極に接続された信号線とを含むデータ配線を形成する段階と、前記半導体パターン及び前記データ配線を覆う保護膜を形成する段階と、前記保護膜に前記第 1 及び第 2 ドレイン電極を露出する第 1 及び第 2 接触穴を形成する段階と、前記第 1 及び第 2 接触穴を介して前記第 1 及び第 2 ドレイン電極に接続された画素電極と、を形成する段階を含んで構成される。

40

【発明を実施するための最良の形態】

【0012】

以下、添付した図面を参照して本発明の望ましい実施形態を説明する。

図 1 は、液晶パネルがタッチされていない初期状態の液晶配向構造を示す図面であって、図 2 は、液晶パネルがタッチされた時のセルギャップ変化による液晶の配向構造を示す図面である。

液晶パネルがタッチされた場合、図 2 に示すように液晶セルギャップ及び液晶配向が変化することが分かる。

【0013】

50

液晶セル内の液晶配向変化とセルギャップ変化とはまもなく画素のキャパシタンス変化をもたらす。

一般的に、液晶パネルの各画素が占めるキャパシタンスは液晶容量 C_{lc} と蓄積容量 C_{st} との合計になる。

ここで、蓄積容量 C_{st} は常に一定であり、前記液晶容量 C_{lc} は次の数式 1 のように表示されることができる。

【0014】

【数 1】

$$C_{lc} = \epsilon_0 \epsilon_r \frac{A}{d}$$

10

ここで、 ϵ_r は液晶の誘電定数であって、 A は画素の断面積であって、 d はセルギャップである。

したがって、液晶は、垂直及び水平方向によって誘電率が相異なる誘電異方性を有するため、液晶パネルがタッチされた場合、前記誘電定数及びセルギャップの変化によって、液晶容量 C_{lc} の値は変わるようになる。

【0015】

それゆえ、本発明はこのような液晶容量 C_{lc} の変化を電気的信号で読み出してタッチスクリーン機能を実現することができるようにする。

20

図 3 は本発明の第 1 実施形態によるタッチスクリーン機能を有する液晶表示装置を説明するための回路図である。

図 3 に示したように、本発明の第 1 実施形態による液晶表示装置は、走査信号を伝達する複数のゲート線 G_n 、 G_{n-1} 、 G_{n-2} 、 \dots と前記ゲート線 G_n 、 G_{n-1} 、 G_{n-2} 、 \dots に交差しており画像データを伝達する複数のデータ線 $Data$ が形成されている。

【0016】

また、前記データ線 $Data$ と絶縁されて形成された複数の信号線 10 は前記データ線 $Data$ と平行に形成されている。

前記ゲート線 G_n 、 G_{n-1} 、 G_{n-2} 、 \dots とデータ線 $Data$ とにより囲まれて形成されたマトリクス状の複数の画素領域には、それぞれ第 1 ないし第 3 スイッチング素子 TFT_1 、 TFT_2 、 TFT_3 が形成されている。この時、前記第 1 ないし第 3 スイッチング素子は薄膜トランジスタであることが望ましい。

30

【0017】

ここで、前記第 1 スイッチング素子 TFT_1 のゲート電極は前記ゲート線 G_n に接続され、ソース電極は前記データ線 $Data$ に接続され、ドレイン電極は液晶パネルの下部基板に形成された画素電極 P に接続されている。また、前記下部基板に対向して形成された上部基板には共通電極 Com が形成されている。

画素電極 P と共通電極 Com との間には液晶物質が満たされており、これを等価的に液晶容量 C_{lc} で示した。そして、前記液晶容量 C_{lc} に印加される電圧を維持するための蓄積容量 C_{st} が形成され、前記液晶容量 C_{lc} 及び蓄積容量 C_{st} は液晶表示装置が駆動しなければならない負荷として作用する。

40

【0018】

ここで、前記液晶容量 C_{lc} は液晶セルギャップの変化によってその値が変わるようになるが、前記第 2 及び第 3 スイッチング素子 TFT_2 、 TFT_3 はこの液晶容量 C_{lc} の変化を読み出すために形成されたものであって、その構造は次のようである。

前記第 2 スイッチング素子 TFT_2 のソース電極は前記画素電極 P に接続され、ドレイン電極は前記信号線 10 に接続され、ゲート電極は前段ゲート線 G_{n-1} に接続されている。

【0019】

50

また、前記第3スイッチング素子TFT3のソース電極は前記データ線Dataに接続され、ドレイン電極は前記画素電極Pに接続され、ゲート電極は二番目前段ゲート線Gn-2に接続されている。

信号線10はそれぞれ信号増幅部20に接続され、信号増幅部20はオンしている前記第2または第3スイッチング素子TFT2、TFT3の動作により信号線10に印加された信号を基準電圧REFと比較して増幅することによって、液晶パネルの該位置でセルギャップ変化があるか否かを検知することができるようになる。

【0020】

以下より、本発明の第1実施形態による液晶表示装置の動作を説明する。

液晶表示装置は、ゲート駆動信号であるゲートパルスにより前記複数のゲート線に順次的にゲートオン信号が印加されることによって、クロック信号に同期してデータ信号がすべてのデータ線に印加されて、画像を表示する。

まず、二番目前段ゲート線Gn-2にゲートオン信号が印加されると、前記第3スイッチング素子TFT3がオンされて二番目前段画素領域に印加されるデータ電圧Vdataが画素電圧に充電される。

【0021】

この時、前記画素に充電される電荷量Qは次の数式2のように表示される。

(数2)

$$Q = \text{セル容量} \times Vdata$$

すなわち、電荷量は一定であるので、液晶セルの容量(具体的に、液晶容量)の変化に応じて、印加されるデータ電圧Vdataが変わるようになる。

【0022】

次に、第1前段ゲート線Gn-1にゲートオン信号が印加されることによって前記第2スイッチング素子TFT2がオンすると、セルに充電された電圧が信号線10に印加されて前記信号増幅部20に入力される。

この時、前記信号増幅部20は信号線10に印加された信号を基準電圧REFと比較して増幅することによって、充電された電圧の変化を検知して液晶パネルの該位置でセルギャップ変化があるか否かを判断することができる。

【0023】

次に、該ゲート線Gnにゲートオン信号が印加されることによって前記第1スイッチング素子TFT1がオンすると、該データ電圧Vdataは画素電圧に充電される。

もし、該画素領域でセルギャップ変化が起こったと仮定するならば、該画素のセルギャップ変化を読み出すための動作で、二番目前段ゲート線にオン信号が印加されて二番目前段画素領域に充電されるデータ電圧が該画素領域に一時的に充電されるが、これはフレーム時間に比べて非常に短い時間であるので肉眼で識別することはできない。

【0024】

したがって、本発明の第1実施形態によれば、別途のタッチパネルを液晶表示装置に接合しなくても、スイッチング素子の動作だけで液晶セルギャップ変化による画素電圧の変化を検知することができ、タッチスクリーン機能を具現することができる。

次に図4を参照して本発明の第2実施形態によるタッチスクリーン機能を有する液晶表示装置を説明する。

【0025】

図4は本発明の第2実施形態によるタッチスクリーン機能を有する液晶表示装置を説明するための回路図である。

図4に示したように、本発明の第2実施形態による液晶表示装置は、走査信号を伝達する複数のゲート線Gn、Gn-1、・・・と、前記ゲート線Gn、Gn-1、・・・に交差しており画像データを伝達する複数のデータ線Dataとが形成されている。

【0026】

また、前記データ線Dataと絶縁されて形成された複数の信号線10が前記データ線Dataと平行に形成されている。

10

20

30

40

50

前記ゲート線 G_n 、 G_{n-1} 、・・・とデータ線 $Data$ とにより囲まれて形成されたマトリクス状の複数の画素領域には、それぞれ第 1 及び第 2 スイッチング素子 TFT_1 、 TFT_2 が形成されている。この時、前記第 1 及び第 2 スイッチング素子は薄膜トランジスタであることが望ましい。

【0027】

ここで、前記第 1 スイッチング素子 TFT_1 のゲート電極は前記ゲート線 G_n に接続され、ソース電極は前記データ線 $Data$ に接続され、ドレイン電極は液晶パネルの下部基板に形成された画素電極 P に接続されている。また、前記下部基板に対向して形成された上部基板には共通電極 Com が形成されている。

画素電極 P と共通電極 Com との間には液晶物質が満たされており、これを等価的に液晶容量 C_{lc} で示した。そして、前記液晶容量 C_{lc} に印加される電圧を維持するための蓄積容量 C_{st} が形成され、前記液晶容量 C_{lc} 及び蓄積容量 C_{st} は液晶表示装置が駆動しなければならない負荷として作用する。

10

【0028】

ここで、前記液晶容量 C_{lc} は液晶セルギャップの変化によってその値が変わるようになるが、前記第 2 スイッチング素子 TFT_2 はこの前記液晶容量 C_{lc} の変化を読み出すために形成されたものであって、ソース電極は前記画素電極 P に接続され、ドレイン電極は前記信号線 10 に接続され、ゲート電極は前段ゲート線 G_{n-1} に接続されている。

信号線 10 はそれぞれ信号増幅部 20 に接続され、信号増幅部 20 は前記第 2 スイッチング素子 TFT_2 のオン動作により信号線 10 に印加された信号を基準電圧 REF と比較して増幅することによって、液晶パネルの該位置でセルギャップ変化があるか否かを検知することができるようになる。

20

【0029】

以下より、本発明の第 2 実施形態による液晶表示装置の動作を説明する。

まず、前段ゲート線 G_{n-1} にゲートオン信号が印加されることによって前記第 2 スイッチング素子 TFT_2 がオンすると、前のフレーム時間に充電された該画素電圧が信号線 10 に印加され、前記信号増幅部 20 に入力される。

ここで、前のフレーム時間に前記該画素領域に充電された電荷量 Q は前記数式 2 のように表示される。

【0030】

すなわち、電荷量は一定であるので、液晶セルの容量（具体的に、液晶容量）の変化に応じて、印加されるデータ電圧 V_{data} は変わるようになる。

この時、前記信号増幅部 20 は信号線 10 に印加された信号を基準電圧 REF と比較して増幅することによって、充電された電圧の変化を検知し、液晶パネルの該位置でセルギャップ変化があるか否かを判断することができる。

30

【0031】

次に、該ゲート線 G_n にゲートオン信号が印加されることによって前記第 1 スイッチング素子 TFT_1 がオンすると、該データ電圧は画素電圧に充電される。

したがって、本発明の第 2 実施形態は本発明の第 1 実施形態と同じ効果を有する。

次に、図 5 及び図 6 を参照して本発明の第 1 実施形態による液晶表示装置の薄膜トランジスタ基板の構造に対して詳細に説明する。

40

【0032】

図 5 は本発明の第 1 実施形態による液晶表示装置用薄膜トランジスタ基板の配置図であって、図 6 は図 5 に図示した薄膜トランジスタ基板を $VI-VI'$ 線に沿って切って示した断面図である。

図 5 及び図 6 に示したように、絶縁基板 10 上にアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデン等の導電物質からなる $1000 \sim 3500$ 厚さのゲート配線 20 、 21 、 22 、 23 が形成されている。

【0033】

50

ゲート配線 20、21、22、23 は横方向にのびているゲート線 20 及びゲート線 20 から突出する第 1 ないし第 3 ゲート電極 21、22、23 を含む。

ここで、ゲート線 20 は説明の便宜のために前段ゲート線 20' 及び二番目前段ゲート線 20'' を区分して表示した。

一つの画素領域で動作する 3 個の薄膜トランジスタを形成する第 1 ないし第 3 ゲート電極 21、22、23 は、ゲート線 20、前段ゲート線 20' 及び二番目前段ゲート線 20'' からそれぞれ突出して形成されている。

【0034】

一方、ゲート配線 20、21、22、23 は二層以上で形成されることができる。この場合、少なくとも一層は抵抗値の低い金属物質で形成されることが望ましい。

絶縁基板 10 上には、窒化ケイ素または酸化ケイ素のような絶縁物質からなる 3500 ~ 4500 厚さのゲート絶縁膜 30 がゲート配線 20、21、22、23 を覆っている。

【0035】

ゲート絶縁膜 30 上には、第 1 ないし第 3 ゲート電極 21、22、23 とそれぞれ重なっており、非晶質ケイ素などで構成された 800 ~ 1500 厚さの第 1 ないし第 3 半導体パターン 41、42、43 が形成されている。半導体パターン上には導電性を有する不純物がドーピングされている非晶質ケイ素で構成された 500 ~ 800 厚さの抵抗性接触層 51、52、53、54、55、56 がそれぞれ形成されている。

【0036】

抵抗性接触層 51、52、53、54、55、56 及びゲート絶縁膜 30 上には、アルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる 1500 ~ 3500 厚さのデータ配線 60、61、62、63、64、65、66、67 が形成されている。

【0037】

データ配線 60 ~ 67 は、縦方向にのびていてゲート線 20 と交差して画素領域を定義するデータ線 60、前記データ線 60 に平行に形成された信号線 65、前記データ線 60 から突出して形成された第 1 ソース電極 61、第 1 ソース電極 61 に対向して形成された第 1 ドレイン電極 62、前記信号線 65 から突出して形成された第 2 ソース電極 66、第 2 ソース電極 66 に対向して形成された第 2 ドレイン電極 67、二番目前段ゲート線 20'' に形成された前記第 3 ゲート電極 23 上部に位置しデータ線 60 から突出して形成された第 3 ソース電極 63、及び第 3 ソース電極 63 に対向しており前段画素領域から該画素領域にまで延長されて形成された第 3 ドレイン電極 64 を含む。

【0038】

ここで、前記第 1 ソース電極 61 は第 1 半導体パターン 41 上部に位置する一つの抵抗性接触層 51 上にまで延長されており、第 1 ドレイン電極 62 は他の一つの抵抗性接触層 52 上から画素領域内部のゲート絶縁膜 30 上にまで延長されている。また、前記第 2 ソース電極 66 は第 2 半導体パターン 42 上部に位置する一つの抵抗性接触層 53 上にまで延長されており、第 2 ドレイン電極 67 は他の一つの抵抗性接触層 54 上から画素領域内部のゲート絶縁膜 30 上にまで延長されている。また、前記第 3 ソース電極 63 は第 3 半導体パターン 43 上部に位置する一つの抵抗性接触層 55 上にまで延長されており、第 3 ドレイン電極 64 は他の一つの抵抗性接触層 56 上から前段画素領域内部及び該画素領域内部のゲート絶縁膜 30 上にまで延長されている。

【0039】

この時、データ配線 60 ~ 67 は二層以上で形成されることができる。この場合、少なくとも 1 層は抵抗値の低い金属物質で形成されることが望ましい。

このようなデータ配線 60 ~ 67 及び半導体パターン 41、42、43 を窒化ケイ素または酸化ケイ素のような絶縁物質からなる保護膜 70 が覆っている。

保護膜 70 には、該画素領域で第 1 ないし第 3 ドレイン電極 62、64、67 を露出す

10

20

30

40

50

る第1ないし第3接触穴71、72、73が形成されている。そして、保護膜70上には、第1ないし第3接触穴71、72、73を介して第1ないし第3ドレイン電極62、64、67に接続される画素電極80が形成されている。ここで、画素電極80はITOまたはIZOのような透明導電物質で形成されている。

【0040】

以下に、本発明の第1実施形態による薄膜トランジスタ基板の製造方法を、図7ないし図14及び図5、図6を参照しながら説明する。

まず、図7及び図8に示したように、絶縁基板10上にゲート配線用金属層を蒸着した後、この金属層をフォトリソング工程でパターニングしてゲート配線20、21、22、23を絶縁基板10上に形成する。この時、ゲート配線20、21、22、23はゲート線20及び第1ないし第3ゲート電極21、22、23を含む。

10

【0041】

次に、図9及び図10に示したように、絶縁基板10上に窒化ケイ素のような絶縁物質からなるゲート絶縁膜30を蒸着してゲート配線20、21、22、23を覆う。

続いて、ゲート絶縁膜30上に非晶質ケイ素層及び導電性不純物がドーピングされた非晶質ケイ素層を順次形成した後、この両ケイ素層をフォトリソング工程でパターニングして第1ないし第3半導体パターン41、42、43と抵抗性接触層パターン50とを形成する。

【0042】

次に、図11及び図12に示したように、基板の露出した全表面上にデータ配線用金属層を蒸着した後、この金属層をフォトリソング工程でパターニングしてデータ配線60～67を形成する。データ配線60～67はデータ線60、信号線65、第1ないし第3ソース電極61、63、66、及び第1ないし第3ドレイン電極62、64、67を含む。

20

【0043】

続いて、第1ないし第3ソース電極61、63、66と第1ないし第3ドレイン電極62、64、67とをマスクとして用いて抵抗性接触層パターン50をエッチングする。この時、抵抗性接触層パターン50を第1ソース電極61と接触する抵抗性接触層51及び第1ドレイン電極62と接触する抵抗性接触層52に分離する。同様に、抵抗性接触層パターン50を第2ソース電極66と接触する抵抗性接触層53及び第2ドレイン電極67と接触する抵抗性接触層54にそれぞれ分離する。また、抵抗性接触層パターン50を第3ソース電極63と接触する抵抗性接触層55及び第3ドレイン電極64と接触する抵抗性接触層56に分離する。

30

【0044】

次に、図13及び図14に示したように、データ配線60～67及び半導体パターン41、42、43を含む基板全面に窒化ケイ素または酸化ケイ素などで保護膜70を形成する。

続いて、保護膜70をフォトリソング工程でパターニングして該画素領域で第1ないし第3ドレイン電極62、64、67をそれぞれ露出する第1ないし第3接触穴71、72、73を形成する。

40

【0045】

次に、図5及び図6に示したように、基板の露出した全表面にITOまたはIZOで構成された透明導電層を蒸着した後、この透明導電層をフォトリソング工程でパターニングして第1ないし第3接触穴71、72、73を介して第1ないし第3ドレイン電極62、64、67に接続される画素電極80を各画素領域に形成する。

以下に、図15及び図16を参照して本発明の第2実施形態による液晶表示装置の薄膜トランジスタ基板の構造について詳細に説明する。

【0046】

図15は本発明の第2実施形態による液晶表示装置用薄膜トランジスタ基板の配置図であって、図16は図15に図示した薄膜トランジスタ基板をXII-XII'線に沿って

50

切って示した断面図である。

これらの図によると、絶縁基板 10 上には、アルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデン等の導電物質からなる 1000 ~ 3500 厚さのゲート配線 20、21、22 が形成されている。

【0047】

ゲート配線 20、21、22 は横方向にのびているゲート線 20 及びゲート線 20 から突出する第 1 及び第 2 ゲート電極 21、22 を含む。

この時、一つの画素領域に 2 個の薄膜トランジスタを形成するための第 1 及び第 2 ゲート電極 21、22 が、ゲート線及び前段ゲート線からそれぞれ突出するように形成されている。 10

【0048】

ここで、ゲート配線 20、21、22 は二層以上で形成されることができ、この場合、少なくとも一層は抵抗値の低い金属物質で形成されることが望ましい。

絶縁基板 10 上には、窒化ケイ素または酸化ケイ素のような絶縁物質からなる 3500 ~ 4500 厚さのゲート絶縁膜 30 がゲート配線 20、21、22 を覆っている。

ゲート絶縁膜 30 上には、第 1 及び第 2 ゲート電極 21、22 とそれぞれ重なっており、非晶質ケイ素などで構成された 800 ~ 1500 厚さの第 1 及び第 2 半導体パターン 41、42 が形成されている。半導体パターン上には導電性不純物がドーピングされている非晶質ケイ素などで構成された 500 ~ 800 厚さの抵抗性接触層 51、52、53、54 が形成されている。 20

【0049】

抵抗性接触層 51、52、53、54 及びゲート絶縁膜 30 上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる 1500 ~ 3500 厚さのデータ配線 60、61、62、65、66、67 が形成されている。

データ配線 60、61、62、65、66、67 は縦方向にのびていてゲート線 20 と交差して画素領域を定義するデータ線 60、前記データ線 60 と平行に形成された信号線 65、前記データ線 60 から突出して形成された第 1 ソース電極 61、第 1 ソース電極 61 に対向して形成された第 1 ドレイン電極 62、前記信号線 65 から突出して形成された第 2 ソース電極 66、及び第 2 ソース電極 66 に対向して形成された第 2 ドレイン電極 67 を含む。 30

【0050】

ここで、前記第 1 ソース電極 61 は第 1 半導体パターン 41 上部に位置する一つの抵抗性接触層 51 上にまで延長されており、第 1 ドレイン電極 62 は他の一つの抵抗性接触層 52 上から画素領域内部のゲート絶縁膜 30 上にまで延長されている。また、前記第 2 ソース電極 66 は第 2 半導体パターン 42 上部に位置する一つの抵抗性接触層 53 上にまで延長されており、第 2 ドレイン電極 67 は他の一つの抵抗性接触層 54 上から画素領域内部のゲート絶縁膜 30 上にまで延長されている。

【0051】

この時、データ配線 60、61、62、65、66、67 は二層以上で形成されることができ、この場合、少なくとも一層は抵抗値の低い金属物質で形成されることが望ましい。 40

このようなデータ配線 60、61、62、65、66、67 及び半導体パターン 41、42 を窒化ケイ素または酸化ケイ素のような絶縁物質からなる保護膜 70 が覆っている。

【0052】

保護膜 70 には、該画素領域において第 1 及び第 2 ドレイン電極 62、67 を露出する第 1 及び第 2 接触穴 71、72 が形成されている。そして、保護膜 70 上には、第 1 及び第 2 接触穴 71、72 を介して第 1 及び第 2 ドレイン電極 62、67 に接続される画素電極 80 が形成されている。ここで、画素電極 80 は ITO または IZO のような透明導電 50

物質で形成されている。

【0053】

以下に、本発明の第2実施形態による薄膜トランジスタ基板の製造方法について、図17ないし図24及び図15、図16を参照しながら説明する。

まず、図17及び図18に示したように、絶縁基板10上にゲート配線用金属層を蒸着した後、この金属層をフォトリソグラフィ工程でパターニングしてゲート配線20、21、22を絶縁基板10上に形成する。この時、ゲート配線20、21、22はゲート線20と第1及び第2ゲート電極21、22とを含む。

【0054】

次に、図19及び図20に示したように、絶縁基板10上に窒化ケイ素のような絶縁物質からなるゲート絶縁膜30を蒸着してゲート配線20、21、22を覆う。

続いて、ゲート絶縁膜30上に非晶質ケイ素層及び導電性不純物がドーピングされた非晶質ケイ素層を順次形成した後、この両ケイ素層をフォトリソグラフィ工程でパターニングして第1及び第2半導体パターン41、42と抵抗性接触層パターン50とを形成する。

【0055】

次に、図21及び図22に示したように、基板の露出した全表面上にデータ配線用金属層を蒸着した後、この金属層をフォトリソグラフィ工程でパターニングしてデータ配線60、61、62、65、66、67を形成する。データ配線60、61、62、65、66、67はデータ線60、信号線65、第1及び第2ソース電極61、66及び第1及び第2ドレイン電極62、67を含む。

【0056】

続いて、第1及び第2ソース電極61、66と第1及び第2ドレイン電極62、67とをマスクとして用いて抵抗性接触層パターン50をエッチングする。この時、抵抗性接触層パターン50を第1ソース電極61と接触する抵抗性接触層51及び第1ドレイン電極62と接触する抵抗性接触層52とに分離する。同様に、抵抗性接触層パターン50を第2ソース電極66と接触する抵抗性接触層53及び第2ドレイン電極67と接触する抵抗性接触層54とにそれぞれ分離する。

【0057】

次に、図23及び図24に示したように、データ配線60、61、62、65、66、67及び半導体パターン41、42を含む基板全面に、窒化ケイ素または酸化ケイ素などで保護膜70を形成する。

続いて、保護膜70をフォトリソグラフィ工程でパターニングし、該画素領域内で第1及び第2ドレイン電極62、67をそれぞれ露出する第1及び第2接触穴71、72を形成する。

【0058】

次に、図15及び図16に示したように、基板の露出した全表面にITOまたはIZOからなる透明導電層を蒸着した後、この透明導電層をフォトリソグラフィ工程でパターニングして第1及び第2接触穴71、72を介して第1及び第2ドレイン電極62、67に接続される画素電極80を各画素領域に形成する。

以上添付した図面を参照して本発明の実施形態を説明したが、本発明は前記実施形態に限定されなくて本発明の技術的要旨を外れない範囲内で当業者により多様に变形実施されることができる。

【産業上の利用可能性】

【0059】

本発明は、液晶セルギャップの変化を検出するために各画素領域に2以上のスイッチ手段を設ける。これにより、液晶表示装置にタッチパネルを別途に接合しなくても、タッチスクリーン機能を具現することができる。

【図面の簡単な説明】

【0060】

【図1】液晶パネルがタッチされない初期状態の液晶配向構造を示す図面である。

10

20

30

40

50

【図 2】液晶パネルがタッチされた時のセルギャップ変化による液晶の配向構造を示す断面図である。

【図 3】本発明の第 1 実施形態によるタッチスクリーン機能を有する液晶表示装置を説明するための回路図である。

【図 4】本発明の第 2 実施形態によるタッチスクリーン機能を有する液晶表示装置を説明するための回路図である。

【図 5】本発明の第 1 実施形態による液晶表示装置用薄膜トランジスタ基板の配置図である。

【図 6】図 5 に図示した薄膜トランジスタ基板を V I - V I ' 線に沿って切って示した断面図である。

10

【図 7】本発明の第 1 実施形態による液晶表示装置での薄膜トランジスタ基板を製造するための最初の段階での基板の配置図である。

【図 8】図 7 に図示した V I I - V I I ' 線に沿って切って示した断面図である。

【図 9】図 7 の次の製造段階での基板の配置図である。

【図 10】図 9 に図示した V I I I - V I I I ' 線に沿って切って示した断面図である。

【図 11】図 9 の次の製造段階での基板の配置図である。

【図 12】図 11 に図示した I X - I X ' 線に沿って切って示した断面図である。

【図 13】図 11 の次の製造段階での基板の配置図である。

【図 14】図 13 に図示した X - X ' 線に沿って切って示した断面図である。

【図 15】本発明の第 2 実施形態による液晶表示装置用薄膜トランジスタ基板の配置図である。

20

【図 16】図 15 に図示した薄膜トランジスタ基板を X I I - X I I ' 線に沿って切って示した断面図である。

【図 17】本発明の第 2 実施形態による液晶表示装置での薄膜トランジスタ基板を製造するための最初段階での基板の配置図である。

【図 18】図 17 に図示した X I I I - X I I I ' 線に沿って切って示した断面図である。

【図 19】図 17 の次の製造段階での基板の配置図である。

【図 20】図 19 に図示した X I V - X I V ' 線に沿って切って示した断面図である。

【図 21】図 19 の次の製造段階での基板の配置図である。


30

【図 22】図 21 に図示した X V - X V ' 線に沿って切って示した断面図である。


【図 23】図 21 の次の製造段階での基板の配置図である。

【図 24】図 23 に図示した X V I - X V I ' 線に沿って切って示した断面図である。


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】



【 図 5 】




【 図 6 】




[Fig. 6]

【 図 7 】




【 図 8 】




[Fig. 8]

【 図 9 】




[Fig. 9]

【 図 1 0 】




[Fig. 10]

【 図 1 1 】




[Fig. 11]

【 図 1 2 】




[Fig. 12]

【 図 1 3 】




[Fig. 13]

【 図 1 4 】




[Fig. 14]

【 図 1 5 】




[Fig. 15]

【 図 1 6 】




[Fig. 16]

【 図 1 7 】




[Fig. 17]

【 図 1 9 】




[Fig. 19]

【 図 1 8 】




[Fig. 18]

【 図 2 0 】




[Fig. 20]


【 図 2 1 】




【 図 2 3 】



【 図 2 2 】



【 図 2 4 】



【 国際調査報告 】

INTERNATIONAL SEARCH REPORT		International application No. PCT/KR2004/000184
A. CLASSIFICATION OF SUBJECT MATTER		
IPC7 G02F 1/133		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) IPC7 G02F		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Korean Patents and applications for inventions since 1975		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) NPS: "liquid crystal", "touch", "pad", "screen"		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	US 6204897 B1 (IBM Corp.) 20 March 2001 *the whole document*	1
A	KR 10-2003-22747 A (Sharp Kabushiki Kaisha) 17 March 2003 *the whole document*	1
A	KR 10-1999-35643 A (LG electronics Inc.) 15 May 1999 *the whole document*	1
P,A	KR 10-2004-1324 A (LG Philips LCD Co., Ltd) 7 January 2004 *the whole document*	1
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed		"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family
Date of the actual completion of the international search 28 JUNE 2004 (28.06.2004)		Date of mailing of the international search report 28 JUNE 2004 (28.06.2004)
Name and mailing address of the ISA/KR  Korean Intellectual Property Office 920 Dunsan-dong, Seo-gu, Daejeon 302-701, Republic of Korea Facsimile No. 82-42-472-7140		Authorized officer KOH, Jong Wook Telephone No. 82-42-481-5989 

INTERNATIONAL SEARCH REPORT

International application No. PCT/KR2004/000184
--

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
US 6204897 B1	20 March 2001	KR 102000-16925 A	25-03-2000
KR 10-2003-22747 A	17 March 2003	None	
KR 10-1999-35643 A	15 May 1999	None	
KR 10-2004-1324 A	7 January 2004	None	

フロントページの続き

(81) 指定国 AP(BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), EA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OA(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW

(72) 発明者 ジュ, イン - ス

大韓民国, 4 6 3 - 7 8 1 ギョンギ - ド, ソンナム, プンダン - グ, スネ - ドン, プルン マウル, サンヨンアパート 5 0 7 - 8 0 2

Fターム(参考) 2H089 HA18 TA02 TA03 TA09
2H092 JA26 JB13 JB21 JB42 NA25 NA27 RA10
5C094 AA51 BA03 BA43 DB01 FB19

【要約の続き】

ート電極は前段ゲート線 $G_n - 1$ に接続される。また、第3スイッチング素子のソース電極はデータ線に接続され、ドレイン電極は画素電極に接続されて、ゲート電極は2段前のゲート線 $G_n - 2$ に接続される。各信号線はそれぞれ信号増幅部に接続される。

【選択図】 図3

专利名称(译)	具有触摸屏功能的液晶显示装置及其制造方法		
公开(公告)号	JP2007510949A	公开(公告)日	2007-04-26
申请号	JP2006537869	申请日	2004-02-02
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
[标]发明人	チェジュンフ ジュインス		
发明人	チェ,ジュン-フ ジュ,イン-ス		
IPC分类号	G02F1/1333 G02F1/1368 G09F9/30 G02F1/133 G02F1/1335 G02F1/1362 G06F3/041		
CPC分类号	G06F3/0412 G02F1/133371 G02F1/13338 G02F1/13624		
FI分类号	G02F1/1333 G02F1/1368 G09F9/30.338 G09F9/30.349.Z		
F-TERM分类号	2H089/HA18 2H089/TA02 2H089/TA03 2H089/TA09 2H092/JA26 2H092/JB13 2H092/JB21 2H092/JB42 2H092/NA25 2H092/NA27 2H092/RA10 5C094/AA51 5C094/BA03 5C094/BA43 5C094/DB01 5C094/FB19		
优先权	1020030077574 2003-11-04 KR		
其他公开文献	JP4733045B2		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种能够通过配置能够读取液晶单元间隙的变化的电路来实现触摸屏功能的液晶显示装置，而无需单独地粘接触摸面板。根据本发明的液晶显示装置包括多条栅极线，与栅极线交叉的多条数据线，还有一条信号线。第一至第三开关元件分别形成在由栅极线和数据线围绕的多个矩阵状像素区域中。这里，第一开关元件的栅极连接到栅极线Gn，源极连接到数据线，漏极连接到像素电极。在像素电极和公共电极之间形成液晶电容器和存储电容器。此时，液晶电容根据液晶单元间隙的变化而变化。第二和第三切换元件是形成读取的液晶电容器的变化的一个，所述第二开关元件的源极电极连接到像素电极，漏极电极连接到信号线，栅极电极并且连接到前面的栅极线Gn-1。第三开关元件的源极连接到数据线，漏极连接到像素电极，并且栅极电极连接到栅极线Gn-2两步之前。每条信号线连接到信号放大单元。点域

