



(12)发明专利申请

(10)申请公布号 CN 111435208 A

(43)申请公布日 2020.07.21

(21)申请号 201910027208.5

(22)申请日 2019.01.11

(71)申请人 惠科股份有限公司

地址 518000 广东省深圳市宝安区石岩街道水田村民营工业园惠科工业园厂房1、2、3栋,九州阳光1号厂房5、7楼

(72)发明人 黄北洲

(74)专利代理机构 深圳中一专利商标事务所

44237

代理人 高星

(51)Int.Cl.

G02F 1/1362(2006.01)

G09G 3/36(2006.01)


权利要求书2页 说明书6页 附图6页

(54)发明名称

液晶显示装置、液晶显示面板及其驱动方法

(57)摘要

本申请属于液晶显示技术领域,提供了一种液晶显示面板及液晶显示装置,包括:数据线,配置为传输数据信号;扫描线,配置为传输扫描信号;以及像素单元,由所述数据线和所述扫描线交错形成,所述像素单元包括第一子像素单元和第二子像素单元;其中,与所述第二子像素单元连接的扫描线和所述第一子像素单元的像素电极形成第一存储电容,与所述第一子像素单元连接的扫描线和所述第二子像素单元的像素电极形成第二存储电容。



1. 一种液晶显示面板,其特征在于,包括:

数据线,配置为传输数据信号;

扫描线,配置为传输扫描信号;以及

像素单元,由所述数据线和所述扫描线交错形成,所述像素单元包括第一子像素单元和第二子像素单元;

其中,与所述第二子像素单元连接的扫描线和所述第一子像素单元的像素电极形成第一存储电容,与所述第一子像素单元连接的扫描线和所述第二子像素单元的像素电极形成第二存储电容。

2. 如权利要求1所述的液晶显示面板,其特征在于,与所述第二子像素单元连接的扫描线在所述数据线延伸方向上延伸有第一扫描金属线,与所述第一子像素单元连接的扫描线在所述数据线延伸方向上延伸有第二扫描金属线,所述第一扫描金属线与所述第一子像素单元重叠区域形成所述第一存储电容,所述第二扫描金属线与所述第二子像素单元重叠区域形成所述第二存储电容。

3. 如权利要求1所述的液晶显示面板,其特征在于,所述第一存储电容的大小与所述第二存储电容的大小相同。

4. 如权利要求1所述的液晶显示面板,其特征在于,所述扫描线的输出电压包括元件开启电压、元件关闭电压以及调节电压,所述调节电压小于所述元件关闭电压。

5. 一种液晶显示装置,其特征在于,所述液晶显示装置包括:

数据线,配置为传输数据信号;

扫描线,配置为传输扫描信号;以及

像素单元,由所述数据线和所述扫描线交错形成,所述像素单元包括第一子像素单元和第二子像素单元;

其中,与所述第二子像素单元连接的扫描线和所述第一子像素单元的像素电极形成第一存储电容,与所述第一子像素单元连接的扫描线和所述第二子像素单元的像素电极形成第二存储电容;

扫描驱动单元,配置为驱动所述扫描线。

6. 如权利要求5所述的液晶显示装置,其特征在于,与所述第二子像素单元连接的扫描线在所述数据线延伸方向上延伸有第一扫描金属线,与所述第一子像素单元连接的扫描线在所述数据线延伸方向上延伸有第二扫描金属线,所述第一扫描金属线与所述第一子像素单元重叠区域形成所述第一存储电容,所述第二扫描金属线与所述第二子像素单元重叠区域形成所述第二存储电容。

7. 如权利要求5所述的液晶显示装置,其特征在于,所述第一存储电容的大小与所述第二存储电容的大小相同。

8. 如权利要求5所述的液晶显示装置,其特征在于,所述扫描线的输出电压包括元件开启电压、元件关闭电压以及调节电压,所述调节电压小于所述元件关闭电压。

9. 一种基于权利要求1至4任一项所述液晶显示面板的驱动方法,其特征在于,所述驱动方法包括:

对与所述第一子像素单元连接的扫描线输入元件开启电压,对与所述第二子像素单元连接的扫描线输入调节电压;

对与所述第一子像素单元连接的扫描线输入调节电压,对与所述第二子像素单元连接的扫描线输入元件开启电压;

对与所述第一子像素单元连接的扫描线输入元件关闭电压,对与所述第二子像素单元连接的扫描线输入调节电压;

对与所述第二子像素单元连接的扫描线输入元件关闭电压。

10. 如权利要求9所述的液晶显示面板,其特征在于,向与所述第一子像素单元连接的扫描线输入调节电压的时间等于向所述第二子像素单元与扫描线输入调节电压的时间。

液晶显示装置、液晶显示面板及其驱动方法

技术领域

[0001] 本申请属于液晶显示技术领域,尤其涉及一种液晶显示装置、液晶显示面板及其驱动方法。

背景技术

[0002] 现行的液晶显示面板的像素设计,由于闸极电极跟源极电极存在寄生电容 C_{gs} ,当像素充电后元件关闭时闸极电压的变化通过寄生电容 C_{gs} 对于像素的液晶电容及储存电容电荷产生再分配作用,使得原像素充电后的电压产生kick back的现象,该现象会使得液晶面板产生闪烁。

[0003] 为了让有像素于TFT关闭时期有足够的储存电容可以维持像素电位,需设计储存电容 C_{st} 储存电荷,维持像素电位。为了让有像素于TFT关闭时期有足够的储存电容可以维持像素电位,当像素在下个充电时间开启前,像素电荷会通过像素上的所有寄生电容漏电,使得像素电位产生压降。需透过设计足够大的储存电容 C_{st} 储存电荷,维持像素电位,我们称为电压维持,而大的储存电容 C_{st} 需要大的共电极金属电极面积,使得有效像素开口率下降。

[0004] 因此,传统的技术方案中存在存储电容大小和有效像素开口率不能兼容的问题。

发明内容

[0005] 有鉴于此,本申请实施例提供了一种液晶显示装置、液晶显示面板及其驱动方法,以解决传统的技术方案中存在的存储电容大小和有效像素开口率不能兼容的问题。

[0006] 本申请的一个实施例一种液晶显示面板,包括:

[0007] 数据线,配置为传输数据信号;

[0008] 扫描线,配置为传输扫描信号;以及

[0009] 像素单元,由所述数据线和所述扫描线交错形成,所述像素单元包括第一子像素单元和第二子像素单元;

[0010] 其中,与所述第二子像素单元连接的扫描线和所述第一子像素单元的像素电极形成第一存储电容,与所述第一子像素单元连接的扫描线和所述第二子像素单元的像素电极形成第二存储电容。

[0011] 在其中一个实施例中,与所述第二子像素单元连接的扫描线在所述数据线延伸方向上延伸有第一扫描金属线,与所述第一子像素单元连接的扫描线在所述数据线延伸方向上延伸有第二扫描金属线,所述第一扫描金属线与所述第一子像素单元重叠区域形成所述第一存储电容,所述第二扫描金属线与所述第二子像素单元重叠区域形成所述第二存储电容。

[0012] 在其中一个实施例中,所述第一存储电容的大小与所述第二存储电容的大小相同。

[0013] 在其中一个实施例中,所述扫描线的输出电压包括元件开启电压、元件关闭电压

以及调节电压,所述调节电压小于所述元件关闭电压。

[0014] 本申请的一个实施例提供了一种液晶显示装置,所述液晶显示装置包括:

[0015] 数据线,配置为传输数据信号;

[0016] 扫描线,配置为传输扫描信号;以及

[0017] 像素单元,由所述数据线和所述扫描线交错形成,所述像素单元包括第一子像素单元和第二子像素单元;

[0018] 其中,与所述第二子像素单元连接的扫描线和所述第一子像素单元的像素电极形成第一存储电容,与所述第一子像素单元连接的扫描线和所述第二子像素单元的像素电极形成第二存储电容;

[0019] 扫描驱动单元,配置为驱动所述扫描线。

[0020] 在其中一个实施例中,与所述第二子像素单元连接的扫描线在所述数据线延伸方向上延伸有第一扫描金属线,与所述第一子像素单元连接的扫描线在所述数据线延伸方向上延伸有第二扫描金属线,所述第一扫描金属线与所述第一子像素单元重叠区域形成所述第一存储电容,所述第二扫描金属线与所述第二子像素单元重叠区域形成所述第二存储电容。

[0021] 在其中一个实施例中,所述第一存储电容的大小与所述第二存储电容的大小相同。

[0022] 在其中一个实施例中,所述扫描线的输出电压包括元件开启电压、元件关闭电压以及调节电压,所述调节电压小于所述元件关闭电压。

[0023] 本申请的一个实施例还提供了一种基于上述液晶显示面板的驱动方法,所述驱动方法包括:

[0024] 对与所述第一子像素单元连接的扫描线输入元件开启电压,对与所述第二子像素单元连接的扫描线输入调节电压;

[0025] 对与所述第一子像素单元连接的扫描线输入调节电压,对与所述第二子像素单元连接的扫描线输入元件开启电压;

[0026] 对与所述第一子像素单元连接的扫描线输入元件关闭电压,对与所述第二子像素单元连接的扫描线输入调节电压;

[0027] 对与所述第二子像素单元连接的扫描线输入元件关闭电压。

[0028] 在其中一个实施例中,向与所述第一子像素单元连接的扫描线输入调节电压的时间等于向所述第二子像素单元与扫描线输入调节电压的时间。

[0029] 上述的液晶显示面板,将像素分为第一子像素单元和第二子像素单元,与第二子像素单元连接的扫描线和第一子像素单元的像素电极形成第一存储电容,与第一子像素单元连接的扫描线和第二子像素单元的像素电极形成第二存储电容,在增大存储电容的同时增加像素开口,增大存储电容可以减少kick back的现象形成的闪烁,增加像素开口则增加了液晶显示器的出光量,可以获得节能、节省成本或者高亮度的显示效果。

附图说明

[0030] 图1为本申请实施例提供的液晶显示面板的像素单元结构示意图;

[0031] 图2为本申请实施例提供的液晶显示面板的像素单元具体结构示意图;

[0032] 图3为本申请第一实施例液晶显示面板的第一子像素单元的像素电极及扫描线的电压信号示意图；

[0033] 图4为本申请第一实施例液晶显示面板的第二子像素单元的像素电极及扫描线的电压信号示意图；

[0034] 图5为本申请第二实施例液晶显示面板的第一子像素单元的像素电极及扫描线的电压信号示意图；

[0035] 图6为本申请第二实施例液晶显示面板的第二子像素单元的像素电极及扫描线的电压信号示意图；

[0036] 图7为本申请实施例提供的液晶显示面板的驱动方法的具体流程图。

具体实施方式

[0037] 为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

[0038] 本申请的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。

[0039] 如图1所示，本实施例提供一种液晶显示面板，该液晶显示面板包括数据线11、扫描线12、以及像素单元13。其中，数据线11配置为传输数据信号，扫描线12配置为传输扫描信号，像素单元13，由数据线11和扫描线12交错形成。

[0040] 像素单元13包括第一子像素单元131和第二子像素单元132，第一子像素单元131包括第一液晶电容C1c1、第一存储电容Cst1、第一寄生电容Cgs1和第一开关管TFT1；第一液晶电容C1c1配置为给第一子像素单元131中的液晶分子提供偏转电压，第一存储电容Cst1配置为给第一液晶电容C1c1提供电压维持电荷，第一寄生电容Cgs1形成于所述扫描线12和第一子像素单元131的像素电极之间，第一开关管TFT1配置为给第一液晶电容C1c1以及第一存储电容Cst1提供数据信号。第二子像素单元132包括第二液晶电容C1c2、第二存储电容Cst2、第二寄生电容Cgs2和第二开关管TFT2；第二液晶电容C1c2配置为给第二子像素单元132中的液晶分子提供偏转电压，第二存储电容Cst2配置为给第二液晶电容C1c2提供电压维持电荷，第二寄生电容Cgs2形成于所述扫描线12和第二子像素单元132的像素电极之间，第二开关管TFT2配置为给第二液晶电容C1c2以及第二存储电容Cst2提供数据信号。

[0041] 其中，与第二子像素单元132连接的扫描线12和第一子像素单元131的像素电极形成第一存储电容Cst1，与第一子像素单元131连接的扫描线12和第二子像素单元132的像素电极形成所述第二存储电容Cst2。

[0042] 如图2所示，图2为本申请实施例提供的显示面板的具体结构示意图，数据线11和扫描线12呈垂直交错排布设置，第一子像素单元131的像素电极和第二子像素单元132的像素电极设置于相邻的扫描线12之间，第一子像素单元131的像素电极和与第二子像素单元

132连接的扫描线12的重叠区域形成第一存储电容Cst1,第二子像素单元132的像素电极和与第一子像素单元131连接的扫描线12的重叠区域形成第二存储电容Cst2。

[0043] 为避免数据线11上的讯号电压影响到像素电极上的像素电压,造成串扰而现象影响画质,像素电极需与数据线11一般设计有安全距离,以减少该串扰现象,但该安全距离会导致开口率降低,据此,本申请实施例中扫描线12在数据线11延伸方向上延伸有扫描金属线,该扫描金属线设于数据线11的两侧,使电场形成于数据线11与扫描金属线之间,减少了电场形成于数据线11与像素电极之间,从而减少或消除像素电极需与数据线11之间的安全距离,增加了开口率。在其中一个实施例中,与第二子像素单元132连接的扫描线12在数据线11延伸方向上延伸有第一扫描金属线121,与第一子像素单元131连接的扫描线12在数据线11延伸方向上延伸有第二扫描金属线122,第一扫描金属线121与第一子像素单元131重叠区域形成第一存储电容Cst1,第二扫描金属线122与第二子像素单元132重叠区域形成第二存储电容Cst2。

[0044] 第一开关管TFT1的栅极连接扫描线12,第一开关管TFT1的漏极连接数据线11,第一开关管TFT1的源极连接第一子像素单元131的像素电极,以此形成该第一开关管TFT1;第二开关管TFT2的栅极连接扫描线12,第二开关管TFT2的漏极连接数据线11,第二开关管TFT2的源极连接第二子像素单元132的像素电极,以此形成该第二开关管TFT2。

[0045] 如图7所示,本申请还提供了一种上述液晶显示面板的驱动方法,该驱动方法包括:

[0046] 步骤S110,对与所述第一子像素单元131连接的扫描线12输入元件开启电压VGH,对与所述第二子像素单元132连接的扫描线12输入调节电压V' GL;

[0047] 步骤S120,对与所述第一子像素单元131连接的扫描线12输入调节电压V' GL,对与所述第二子像素单元132连接的扫描线12输入元件开启电压VGH;

[0048] 步骤S130,对与所述第一子像素单元131连接的扫描线12输入元件关闭电压VGL,对与所述第二子像素单元132连接的扫描线12输入调节电压V' GL;

[0049] 步骤S140,对与所述第二子像素单元132连接的扫描线12输入元件关闭电压VGL。

[0050] 在其中一实施例中,向与所述第一子像素单元131连接的扫描线12输入调节电压V' GL的时间等于向所述第二子像素单元132与扫描线输入调节电压V' GL的时间。

[0051] 图3至图6为像素电极的充电时序和扫描线12电压驱动时序配合说明,扫描线12的输出电压由元件开启电压VGH、元件关闭电压VGL以及调节电压V' GL构成,调节电压V' GL介于元件开启电压VGH与元件关闭电压VGL之间,且调节电压V' GL小于元件关闭电压VGL。

[0052] 扫描线12的时序依序为元件关闭电压VGL,接著一个周期的调节电压V' GL,接著一个周期的元件开启电压VGH,再接著一个周期的调节电压V' GL,最后回到元件关闭电压VGL,其中,与第一子像素单元131连接的扫描线12的时序晚于与第二子像素单元132连接的扫描线12的时序一个周期。第一子像素单元131所对应的扫描线12输出元件开启电压VGH,同时第二子像素单元132所对应的扫描线12输出调节电压V' GL,随之,第二子像素单元132所对应的扫描线12输出元件开启电压VGH,第一子像素单元131所对应的扫描线12输出调节电压V' GL。第一子像素单元131所对应的扫描线12输出元件开启电压VGH时,第一开关管TFT1导通,开始对第一液晶电容Clc1、第一存储电容Cst1和第一寄生电容Cgs1进行充电,随之,第一子像素单元131所对应的扫描线12输出调节电压V' GL,但此时第二子像素单元132所对应

的扫描线12输出元件开启电压VGH,从而通过第一存储电容Cst1形成第一压差,随之,第一子像素单元131所对应的扫描线12输出元件关闭电压VGL,第二子像素单元132所对应的扫描线12输出元件关闭电压V' GL,从而通过第一存储电容Cst1形成第二压差,随之,第一子像素单元131所对应的扫描线12输出和第二子像素单元132所对应的扫描线12输出皆为元件关闭电压VGL,从而通过第一存储电容Cst1形成第三压差,第一存储电容Cst1存储的电荷进行放电以维持第一子像素单元131的像素电位。而第二子像素单元的充电情况为:第二子像素单元132所对应的扫描线12输出元件开启电压VGH时,第二开关管TFT2导通,开始对第二液晶电容Clc2、第二存储电容Cst2和第二寄生电容Cgs2进行充电,随之,第二子像素单元132所对应的扫描线12输出调节电压V' GL,第二子像素单元132充电完成,而此时第一子像素单元131所对应的扫描线12输出元件关闭电压VGL,扫描线12的电压变化通过与扫描线12连接的第一寄生电容Cgs2进行再分配,同时,第二存储电容Cst2开始存储电荷,当第二子像素单元132所对应的扫描线12输出元件关闭电压VGL时,第二存储电容Cst2存储的电荷进行放电以维持第二子像素单元132的像素电位。

[0053] 为保证第一子像素单元131和第二子像素单元132的正常充电,调节电压V' GL的周期时间大于第一开关管TFT1和第二开关管TFT2元件开启电压VGH的周期时间,且调节电压V' GL充电周期需覆盖。在实际应用中,第一开关管TFT1开启周期的时间和第二开关管TFT2开启周期的时间相同,即调节电压V' GL的周期时间为第一开关管TFT1开启周期的时间或第二开关管TFT2开启周期的时间的N倍,其中,N≥1。

[0054] 原则上,存储电容的电容值越大越好,但由于液晶显示面板设计面积等的限制,存储电容的大小也受到限制。而且,对于不同的像素单元,由于制造工艺的原因,不同的像素单元中的子像素单元的液晶电容、存储电容、寄生电容不相同,因此,对不同的子像素单元输入不同的调节电压。

[0055] 在一实施例中,当N=1时,第一存储电容Cst1的大小应满足以下要求:

[0056] $V_{pixel} = V_{data}$

[0057] $\Delta V1 = \Delta V' 1 + \Delta V'' 1$

[0058] $\Delta V' 1 = (VGH - V' GL) * Cgs1 / (Cgs1 + Cst1 + Clc1)$

[0059] $\Delta V'' 1 = (V' GL - VGH) * Cst1 / (Cgs1 + Cst1 + Clc1)$

[0060] $\Delta V2 = \Delta V' 2 + \Delta V'' 2$

[0061] $\Delta V' 2 = (V' GL - VGL) * Cgs1 / (Cgs1 + Cst1 + Clc1)$

[0062] $\Delta V'' 2 = (VGH - V' GL) * Cst1 / (Cgs1 + Cst1 + Clc1)$

[0063] $\Delta V3 = (V' GL - VGL) * Cst1 / (Cgs1 + Cst1 + Clc1)$

[0064] 需满足 $\Delta V1 + \Delta V2 + \Delta V3 = 0$

[0065] $Cst1 = (VGH - VGL) * Cgs1 / (VGL - V' GL)$

[0066] 其中, V_{pixel} 为第一子像素单元131中像素电极的电压值, V_{data} 为数据线11的电压值, $Clc1$ 、 $Cst1$ 、 $Cgs1$ 分别为第一液晶电容 $Clc1$ 、第一存储电容 $Cst1$ 和第一寄生电容 $Cgs1$ 的电容值。

[0067] 同样,第二存储电容Cst2的大小应满足以下要求:

[0068] $V_{pixel} = V_{data}$

[0069] $\Delta V1 = \Delta V' 1 + \Delta V'' 1$

[0070] $\Delta V' 1 = (VGH - V' GL) * Cgs2 / (Cgs2 + Cst2 + Clc2)$

[0071] $\Delta V'' 1 = (V' GL - VGL) * Cst2 / (Cgs2 + Cst2 + Clc2)$

[0072] $\Delta V2 = (V' GL - VGL) * Cgs2 / (Cgs2 + Cst2 + Clc2)$

[0073] 需满足 $\Delta V1 + \Delta V2 = 0$

[0074] $Cst2 = (VGH - VGL) * Cgs2 / (VGL - V' GL)$

[0075] 其中, V_{pixel} 为第二子像素单元 132 中像素电极的电压值, V_{data} 为数据线 11 的电压值, $Clc2$ 、 $Cst2$ 、 $Cgs2$ 分别为第二液晶电容 $Clc2$ 、第二存储电容 $Cst2$ 和第二寄生电容 $Cgs2$ 的电容值。

[0076] 在另一实施例中, 当 $N=2$ 时, 第一存储电容 $Cst1$ 的大小应满足以下要求:

[0077] $V_{pixel} = V_{data}$

[0078] $\Delta V1 = \Delta V' 1 + \Delta V'' 1$

[0079] $\Delta V' 1 = (VGH - V' GL) * Cgs1 / (Cgs1 + Cst1 + Clc1)$

[0080] $\Delta V'' 1 = (V' GL - VGH) * Cst1 / (Cgs1 + Cst1 + Clc1)$

[0081] $\Delta V2 = (VGH - V' GL) * Cst1 / (Cgs1 + Cst1 + Clc1)$

[0082] $\Delta V3 = (V' GL - VGL) * Cgs1 / (Cgs1 + Cst1 + Clc1)$

[0083] $\Delta V4 = (V' GL - VGL) * Cst1 / (Cgs1 + Cst1 + Clc1)$

[0084] 需满足 $\Delta V1 + \Delta V2 + \Delta V3 + \Delta V4 = 0$

[0085] $Cst1 = (VGH - VGL) * Cgs1 / (VGL - V' GL)$

[0086] 其中, V_{pixel} 为第一子像素单元 131 中像素电极的电压值, V_{data} 为数据线 11 的电压值, $Clc1$ 、 $Cst1$ 、 $Cgs1$ 分别为第一液晶电容 $Clc1$ 、第一存储电容 $Cst1$ 和第一寄生电容 $Cgs1$ 的电容值, $\Delta V1$ 为第一子像素单元 131 中像素电极的压降, $\Delta V2$ 第一子像素单元 131 中像素电极的回调电压差。

[0087] 同样, 第二存储电容 $Cst2$ 的大小应满足以下要求:

[0088] $V_{pixel} = V_{data}$

[0089] $\Delta V1 = (VGH - V' GL) * Cgs2 / (Cgs2 + Cst2 + Clc2)$

[0090] $\Delta V2 = (V' GL - VGL) * Cst2 / (Cgs2 + Cst2 + Clc2)$

[0091] $\Delta V3 = (V' GL - VGL) * Cgs2 / (Cgs2 + Cst2 + Clc2)$

[0092] 需满足 $\Delta V1 + \Delta V2 + \Delta V3 = 0$

[0093] $Cst2 = (VGH - VGL) * Cgs2 / (VGL - V' GL)$

[0094] 其中, V_{pixel} 为第二子像素单元 132 中像素电极的电压值, V_{data} 为数据线 11 的电压值, $Clc2$ 、 $Cst2$ 、 $Cgs2$ 分别为第二液晶电容 $Clc2$ 、第二存储电容 $Cst2$ 和第二寄生电容 $Cgs2$ 的电容值。

[0095] 以上所述实施例仅用以说明本申请的技术方案, 而非对其限制; 尽管参照前述实施例对本申请进行了详细的说明, 本领域的普通技术人员应当理解: 其依然可以对前述各实施例所记载的技术方案进行修改, 或者对其中部分技术特征进行等同替换; 而这些修改或者替换, 并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围, 均应包含在本申请的保护范围之内。




图1




图2




图3




图4




图5




图6




图7

专利名称(译)	液晶显示装置、液晶显示面板及其驱动方法		
公开(公告)号	CN111435208A	公开(公告)日	2020-07-21
申请号	CN201910027208.5	申请日	2019-01-11
[标]申请(专利权)人(译)	惠科股份有限公司		
申请(专利权)人(译)	惠科股份有限公司		
当前申请(专利权)人(译)	惠科股份有限公司		
[标]发明人	黄北洲		
发明人	黄北洲		
IPC分类号	G02F1/1362 G09G3/36		
代理人(译)	高星		
外部链接	SIP0		

摘要(译)

本申请属于液晶显示技术领域，提供了一种液晶显示面板及液晶显示装置，包括：数据线，配置为传输数据信号；扫描线，配置为传输扫描信号；以及像素单元，由所述数据线和所述扫描线交错形成，所述像素单元包括第一子像素单元和第二子像素单元；其中，与所述第二子像素单元连接的扫描线和所述第一子像素单元的像素电极形成第一存储电容，与所述第一子像素单元连接的扫描线和所述第二子像素单元的像素电极形成第二存储电容。

