



(12)发明专利申请

(10)申请公布号 CN 109036316 A

(43)申请公布日 2018.12.18

(21)申请号 201811045851.2

(22)申请日 2018.09.07

(71)申请人 深圳市华星光电技术有限公司
地址 518132 广东省深圳市光明新区塘明大道9-2号

(72)发明人 田新斌 徐向阳

(74)专利代理机构 深圳市铭粤知识产权代理有限公司 44304
代理人 孙伟峰 黄进

(51) Int. Cl.
G09G 3/36(2006.01)


权利要求书2页 说明书7页 附图4页

(54)发明名称

GOA电路以及液晶显示面板

(57)摘要

本发明公开了一种GOA电路,包括级联设置的第1至第N级GOA驱动单元,用于依次向液晶显示面板中的第1至第N条扫描线提供扫描驱动信号,其中,用于驱动所述GOA电路的时钟信号的数量为m,所述GOA电路还包括级联于所述第N级GOA驱动单元之后的第N+1至第N+i级GOA驱动单元,所述第N+1至第N+i级GOA驱动单元分别一一对应地与第N-i+1至第N级GOA驱动单元电性连接,以控制所述第N-i+1至第N级GOA驱动单元正常工作,并使所述第N-i+1至第N级GOA驱动单元的电路负载与所述第N-i+1级GOA驱动单元之前的GOA驱动单元的电路负载趋于一致;其中,i为大于或等于1的整数,N为大于i的整数,m=2i。本发明还公开了一种液晶显示面板,其包括如上所述的GOA电路。



1. 一种GOA电路,包括级联设置的第1至第N级GOA驱动单元,用于依次向液晶显示面板中的第1至第N条扫描线提供扫描驱动信号,其特征在于,用于驱动所述GOA电路的时钟信号的数量为 m ,所述GOA电路还包括级联于所述第N级GOA驱动单元之后的第 $N+1$ 至第 $N+i$ 级GOA驱动单元,所述第 $N+1$ 至第 $N+i$ 级GOA驱动单元分别一一对应地与第 $N-i+1$ 至第N级GOA驱动单元电性连接,以控制所述第 $N-i+1$ 至第N级GOA驱动单元正常工作,并使所述第 $N-i+1$ 至第N级GOA驱动单元的电路负载与所述第 $N-i+1$ 级GOA驱动单元之前的GOA驱动单元的电路负载趋于一致;

其中, i 为大于或等于1的整数, N 为大于 i 的整数, $m=2i$ 。

2. 根据权利要求1所述的GOA电路,其特征在于,所述 i 取值为1、2、3或4。

3. 根据权利要求1或2所述的GOA电路,其特征在于,每一级GOA驱动单元包括上拉控制模块、上拉模块、级传模块、自举电容、下拉模块以及下拉维持模块;其中,第 n 级GOA驱动单元中:

所述上拉控制模块根据第 $n-i$ 级GOA驱动单元产生的扫描驱动信号和级传信号控制产生栅极控制信号;

所述上拉模块和所述级传模块分别由所述栅极控制信号控制,将接收到的对应本级的时钟信号转换为本级扫描驱动信号和级传信号输出;

所述自举电容连接在所述上拉控制模块的输出端和所述上拉模块的输出端之间,用于使所述上拉模块稳定输出本级扫描驱动信号;

所述下拉模块根据第 $n+i$ 级GOA驱动单元产生的扫描驱动信号控制将所述栅极控制信号和本级扫描驱动信号拉低至基准低电平信号;

所述下拉维持模块耦接于所述栅极控制信号和本级扫描驱动信号与基准低电平信号之间,用于将所述栅极控制信号和本级扫描驱动信号维持拉低至基准低电平信号;

其中, $n=1、2、\dots、N、N+1、\dots、N+i$;若第 n 级GOA驱动单元对应为所述第1至第N级GOA驱动单元的其中之一,则所述上拉模块输出的本级扫描驱动信号连接至液晶显示面板中对应的扫描线。

4. 根据权利要求3所述的GOA电路,其特征在于,所述上拉控制模块包括上拉控制晶体管,所述上拉控制晶体管的源极接收第 $n-i$ 级GOA驱动单元产生的扫描驱动信号,栅极接收第 $n-i$ 级GOA驱动单元产生的级传信号,漏极输出所述栅极控制信号。

5. 根据权利要求3所述的GOA电路,其特征在于,所述上拉模块包括上拉晶体管,所述上拉晶体管的栅极连接至所述上拉控制模块的输出端,源极接收对应本级的时钟信号,漏极作为所述上拉模块的输出端输出本级扫描驱动信号。

6. 根据权利要求3所述的GOA电路,其特征在于,所述级传模块包括级传晶体管,所述级传晶体管的栅极连接至所述上拉控制模块的输出端,源极接收对应本级的时钟信号,漏极作为所述级传模块的输出端输出本级级传信号。

7. 根据权利要求3所述的GOA电路,其特征在于,所述下拉模块包括第一下拉晶体管和第二下拉晶体管,所述第一下拉晶体管的源极连接至本级扫描驱动信号,栅极接收第 $n+i$ 级GOA驱动单元产生的扫描驱动信号,漏极连接至基准低电平信号;所述第二下拉晶体管的源极连接至所述栅极控制信号,栅极接收第 $n+i$ 级GOA驱动单元产生的扫描驱动信号,漏极连接至基准低电平信号。

8. 根据权利要求3所述的GOA电路,其特征在于,所述下拉维持模块包括第一下拉维持模块和第二下拉维持模块,所述第一下拉维持模块和第二下拉维持模块分别耦接于所述栅极控制信号和本级扫描驱动信号与基准低电平信号之间,所述第一下拉维持模块和第二下拉维持模块交替地将所述栅极控制信号和本级扫描驱动信号维持拉低至基准低电平信号。

9. 根据权利要求8所述的GOA电路,其特征在于,所述第一下拉维持模块和第二下拉维持模块分别包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管;

所述第一晶体管的栅极和源极连接并接收基准电压信号,漏极与所述第二晶体管的源极连接;所述第二晶体管的栅极连接至所述栅极控制信号,漏极连接至基准低电平信号;所述第三晶体管的源极与所述第一晶体管的源极连接,栅极与所述第一晶体管的漏极连接,漏极与所述第四晶体管的源极连接;所述第四晶体管的栅极连接至所述栅极控制信号,漏极连接至基准低电平信号;所述第五晶体管的源极连接至所述栅极控制信号,栅极与所述第三晶体管的漏极连接,漏极连接至基准低电平信号;所述第六晶体管的源极连接至本级扫描驱动信号,栅极与所述第三晶体管的漏极连接,漏极连接至基准低电平信号;

其中,所述第一下拉维持模块接收的基准电压信号和所述第二下拉维持模块接收的基准电压信号是互为反相的低频时钟信号。

10. 一种液晶显示面板,其特征在于,包括如权利要求1-9任一所述的GOA电路。

GOA电路以及液晶显示面板

技术领域

[0001] 本发明涉及显示器技术领域,尤其涉及一种GOA电路,还涉及包含如上GOA电路的液晶显示面板。

背景技术

[0002] 主动式液晶显示装置中,每个像素具有一个薄膜晶体管(TFT),其栅极(Gate)连接至水平扫描线,漏极(Drain)连接至垂直方向的数据线,源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压,会使得该条线上的所有TFT打开,此时该水平扫描线上的像素电极会与垂直方向的数据线连接,从而将数据线上的显示信号电压写入像素,控制不同液晶的透光度进而达到控制色彩的效果。目前主动式液晶显示面板水平扫描线的驱动主要由面板外接的IC来完成,外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术,即Gate Driver on Array(阵列基板行驱动)技术,可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上,使之能替代外接IC来完成水平扫描线的驱动。GOA技术能减少外接IC的绑定(bonding)工序,有机会提升产能并降低产品成本,而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。

[0003] 现有的GOA电路,通常包括级联的多级GOA驱动单元,每一级GOA驱动单元对应驱动一级水平扫描线。现有的GOA驱动单元的主要结构包括上拉控制模块(Pull-up control part)、上拉模块(Pull-up part)、级传模块(Transfer Part)、下拉模块(Key Pull-down Part)和下拉维持模块(Pull-down Holding Part),以及负责电位抬升的自举(Boast)电容。以2个CK输入信号的GOA电路为例,对于第 n 级GOA单元,上拉控制模块负责控制上拉模块和级传模块的打开时间,一般根据前一级GOA驱动单元传递过来的扫描驱动信号 G_{n-1} 和级传信号 ST_{n-1} ,输出本级电路的栅极控制信号 Q_n (通常称为Q点);上拉模块和级传模块由栅极控制信号 Q_n 控制,主要负责将本级时钟信号CK转换为本级电路的扫描驱动信号 G_n 和级传信号 ST_n ,下拉模块负责在第一时间将栅极控制信号 Q_n 和扫描驱动信号 G_n 拉低为低电位,即,在接收到后一级GOA电路单元传递过来的高电平的扫描驱动信号 G_{n+1} 时,第一时间将本级电路的栅极控制信号 Q_n 和扫描驱动信号 G_n 拉低为低电位关闭扫描信号;下拉维持模块则负责将本级电路的栅极控制信号 Q_n 和扫描驱动信号 G_n 维持(Holding)在关闭状态(即低电平电位);自举电容(C boast)则负责Q点的二次抬升,这样有利于上拉模块能够稳定输出本级扫描驱动信号 G_n 。如上所述的GOA电路,对于最后1级GOA驱动单元,由于不再有往下级联的GOA驱动单元提供扫描驱动信号 G_{n+1} ,因此需要外部控制芯片提供与扫描驱动信号 G_{n+1} 相同的信号来控制其中的下拉模块,并且最后1级GOA驱动单元中输出的本级扫描驱动信号 G_n 和级传信号 ST_n 也没有连接下一级的GOA驱动单元,因此,最后1级GOA驱动单元的电路负载与其之前各级GOA驱动单元的电路负载是不一致的,这会降低最后1级GOA驱动单元的电路的稳定性。

[0004] 随着液晶面板的尺寸越做越大,时钟信号的数量也越来越多,6CK、8CK时钟信号被越来越多的应用到液晶面板的电路结构中。随着GOA电路中需要的时钟信号数量增多,级联的GOA驱动单元中出现电路负载不一致的GOA驱动单元的数量也增多,例如8个CK时钟信号

的GOA电路,最后4级GOA驱动单元会出现前述电路负载不一致的情况,进一步增加了GOA电路的不稳定性。

[0005] 因此,现有技术还有待于改进和发展。

发明内容

[0006] 鉴于现有技术的不足,本发明提供了一种GOA电路,所述GOA电路中对应于液晶显示面板的N条扫描线的第1至第N级GOA驱动单元的电路负载趋于一致,提升了GOA电路输出信号的稳定性。

[0007] 为了实现上述目的,本发明采用了如下的技术方案:

[0008] 一种GOA电路,包括级联设置的第1至第N级GOA驱动单元,用于依次向液晶显示面板中的第1至第N条扫描线提供扫描驱动信号,其中,用于驱动所述GOA电路的时钟信号的数量为m,所述GOA电路还包括级联于所述第N级GOA驱动单元之后的第N+1至第N+i级GOA驱动单元,所述第N+1至第N+i级GOA驱动单元分别一一对应地与第N-i+1至第N级GOA驱动单元电性连接,以控制所述第N-i+1至第N级GOA驱动单元正常工作,并使所述第N-i+1至第N级GOA驱动单元的电路负载与所述第N-i+1级GOA驱动单元之前的GOA驱动单元的电路负载趋于一致;其中,i为大于或等于1的整数,N为大于i的整数, $m=2i$ 。

[0009] 具体地,所述i取值为1、2、3或4。

[0010] 具体地,每一级GOA驱动单元包括上拉控制模块、上拉模块、级传模块、自举电容、下拉模块以及下拉维持模块;其中,第n级GOA驱动单元中:

[0011] 所述上拉控制模块根据第n-i级GOA驱动单元产生的扫描驱动信号和级传信号控制产生栅极控制信号;

[0012] 所述上拉模块和所述级传模块分别由所述栅极控制信号控制,将接收到的对应本级的时钟信号转换为本级扫描驱动信号和级传信号输出;

[0013] 所述自举电容连接在所述上拉控制模块的输出端和所述上拉模块的输出端之间,用于使所述上拉模块稳定输出本级扫描驱动信号;

[0014] 所述下拉模块根据第n+i级GOA驱动单元产生的扫描驱动信号控制将所述栅极控制信号和本级扫描驱动信号拉低至基准低电平信号;

[0015] 所述下拉维持模块耦接于所述栅极控制信号和本级扫描驱动信号与基准低电平信号之间,用于将所述栅极控制信号和本级扫描驱动信号维持拉低至基准低电平信号;

[0016] 其中, $n=1、2、\dots、N、N+1、\dots、N+i$;若第n级GOA驱动单元对应为所述第1至第N级GOA驱动单元的其中之一,则所述上拉模块输出的本级扫描驱动信号连接至液晶显示面板中对应的扫描线。

[0017] 具体地,所述上拉控制模块包括上拉控制晶体管,所述上拉控制晶体管的源极接收第n-i级GOA驱动单元产生的扫描驱动信号,栅极接收第n-i级GOA驱动单元产生的级传信号,漏极输出所述栅极控制信号。

[0018] 具体地,所述上拉模块包括上拉晶体管,所述上拉晶体管的栅极连接至所述上拉控制模块的输出端,源极接收对应本级的时钟信号,漏极作为所述上拉模块的输出端输出本级扫描驱动信号。

[0019] 具体地,所述级传模块包括级传晶体管,所述级传晶体管的栅极连接至所述上拉

控制模块的输出端,源极接收对应本级的时钟信号,漏极作为所述级传模块的输出端输出本级级传信号。

[0020] 具体地,所述下拉模块包括第一下拉晶体管和第二下拉晶体管,所述第一下拉晶体管的源极连接至本级扫描驱动信号,栅极接收第 $n+i$ 级GOA驱动单元产生的扫描驱动信号,漏极连接至基准低电平信号;所述第二下拉晶体管的源极连接至所述栅极控制信号,栅极接收第 $n+i$ 级GOA驱动单元产生的扫描驱动信号,漏极连接至基准低电平信号。

[0021] 具体地,所述下拉维持模块包括第一下拉维持模块和第二下拉维持模块,所述第一下拉维持模块和第二下拉维持模块分别耦接于所述栅极控制信号和本级扫描驱动信号与基准低电平信号之间,所述第一下拉维持模块和第二下拉维持模块交替地将所述栅极控制信号和本级扫描驱动信号维持拉低至基准低电平信号。

[0022] 进一步地,所述第一下拉维持模块和第二下拉维持模块分别包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管;所述第一晶体管的栅极和源极连接并接收基准电压信号,漏极与所述第二晶体管的源极连接;所述第二晶体管的栅极连接至所述栅极控制信号,漏极连接至基准低电平信号;所述第三晶体管的源极与所述第一晶体管的源极连接,栅极与所述第一晶体管的漏极连接,漏极与所述第四晶体管的源极连接;所述第四晶体管的栅极连接至所述栅极控制信号,漏极连接至基准低电平信号;所述第五晶体管的源极连接至所述栅极控制信号,栅极与所述第三晶体管的漏极连接,漏极连接至基准低电平信号;所述第六晶体管的源极连接至本级扫描驱动信号,栅极与所述第三晶体管的漏极连接,漏极连接至基准低电平信号;

[0023] 其中,所述第一下拉维持模块接收的基准电压信号和所述第二下拉维持模块接收的基准电压信号是互为反相的低频时钟信号。

[0024] 本发明实施例中提供的GOA电路,在最后的第 N 级GOA驱动单元之后增加级联 i 级(第 $N+1$ 至第 $N+i$ 级)GOA驱动单元,使得第 N 级GOA驱动单元往前的总共 i 级(第 $N-i+1$ 至第 N 级)GOA驱动单元输出中,本级扫描驱动信号不仅要连接到对应的扫描线,还连接到对应往后数第 i 级的GOA驱动单元,并且本级的级传信号也能够连接到对应往后数第 i 级的GOA驱动单元。由此使得对应于液晶显示面板的 N 条扫描线的第1至第 N 级GOA驱动单元的电路负载趋于一致,提升了GOA电路输出信号的稳定性。

附图说明

[0025] 图1是本发明实施例提供的液晶显示面板的结构示意图;

[0026] 图2是本发明实施例提供的GOA电路的结构示意图;

[0027] 图3是本发明实施例中每一级GOA驱动单元的结构示意图;

[0028] 图4是本发明实施例中每一级GOA驱动单元的电路图。

具体实施方式

[0029] 为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的,并且本发明并不限于这些实施方式。

[0030] 在此,还需要说明的是,为了避免因不必要的细节而模糊了本发明,在附图中仅仅

示出了与根据本发明的方案密切相关的结构和/或处理步骤,而省略了与本发明关系不大的其他细节。

[0031] 本实施例提供了一种液晶显示面板及其相应的GOA电路,如图1所示,所述液晶显示面板包括显示区域200以及集成设置在显示区域200边缘上的GOA电路100。其中,所述显示区域200中设置有N条扫描线 $GL_1 \sim GL_N$,所述GOA电路100包括级联设置的多级GOA驱动单元,所述GOA电路100的第1至第N级GOA驱动单元 $GOA_1 \sim GOA_N$ 依次向液晶显示面板中的第1至第N条扫描线 $GL_1 \sim GL_N$ 提供扫描驱动信号。其中N为大于1的整数,通常地,N的取值远大于1。

[0032] 通常地,所述液晶显示面板包括相对设置的薄膜晶体管阵列基板和彩色滤光基板,还包括设置在所述薄膜晶体管阵列基板和彩色滤光基板的液晶层。其中所述GOA电路100是设置在所述薄膜晶体管阵列基板上。

[0033] 本实施例中,如图1所示,所述GOA电路100包括级联设置的第1至第N级GOA驱动单元以及第N+1至第N+i级GOA驱动单元。其中,第1至第N级GOA驱动单元 $GOA_1 \sim GOA_N$ 需要连接至所述显示区域200中对应的扫描线 $GL_1 \sim GL_N$,第N+1至第N+i级GOA驱动单元则没有相应的扫描线需要连接。需要说明的是,i为大于或等于1的整数,并且N大于i,i的具体取值取决于用于驱动所述GOA电路100的时钟信号的数量为m,m的取值和i的取值满足 $m=2i$ 的关系。现有技术中,用于驱动所述GOA电路100的时钟信号的数量m通常选择为2、4、6或8,由此,i的取值相应可以为1、2、3或4。

[0034] 下面以 $m=8$ 、 $i=4$ 为例对本实施例进行详细说明。

[0035] 如图2所示,所述GOA电路100级联设置的第1至第N+4级GOA驱动单元 $GOA_1 \sim GOA_{N+4}$,其中,第1至第N级GOA驱动单元 $GOA_1 \sim GOA_N$ 需要连接至所述显示区域200中对应的扫描线 $GL_1 \sim GL_N$,第N+1和第N+4级GOA驱动单元 $GOA_{N+1} \sim GOA_{N+4}$ 则没有相应的扫描线需要连接,第N+1至第N+4级GOA驱动单元 $GOA_{N+1} \sim GOA_{N+4}$ 需要一一对应地与第N-3至第N级GOA驱动单元 $GOA_{N-3} \sim GOA_N$ 电性连接。需要说明的是,图2中,对于信号 ST_{n-4} 、 G_{n-4} 、 ST_n 、 G_n 以及 G_{n+4} ,其中n的取值为每一信号所连接到的GOA驱动单元的级数,例如,连接到第1级GOA驱动单元 GOA_1 的 ST_n 、 G_n 以及 G_{n+4} ,则n的值对应为1,连接到第N级GOA驱动单元 GOA_N 的 ST_{n-4} 、 G_{n-4} 、 ST_n 、 G_n 以及 G_{n+4} ,则n的值对应为N,其他级数也是如此。

[0036] 其中,为了使得GOA电路100能够正常工作,还需要外部控制芯片(例如是时序控制器)提供一些控制信号,时序控制器向GOA电路100输出多个时钟信号CK(图2中未示出)以及其他的控制信号(例如起始信号STV),这是本领域技术人员易于理解的,因此不再赘述。

[0037] 如图2所示的GOA电路100,首先,第N+1至第N+4级GOA驱动单元 $GOA_{N+1} \sim GOA_{N+4}$ 向对应的第N-3至第N级GOA驱动单元 $GOA_{N-3} \sim GOA_N$ 输出扫描驱动信号 G_{n+4} 作为下拉控制信号,以使第N-3至第N级GOA驱动单元 $GOA_{N-3} \sim GOA_N$ 能够正常工作;其次,第N+1至第N+4级GOA驱动单元 $GOA_{N+1} \sim GOA_{N+4}$ 还接收对应的第N-3至第N级GOA驱动单元 $GOA_{N-3} \sim GOA_N$ 输出的扫描驱动信号 G_{n-4} 和级传信号 ST_{n-4} 作为上拉控制单元的输入信号。

[0038] 参照图2进行说明,现有技术中的GOA电路未设置有GOA驱动单元 $GOA_{N+1} \sim GOA_{N+4}$,则最后的4级GOA驱动单元 $GOA_{N-3} \sim GOA_N$ 需要从外部芯片接收与扫描驱动信号 G_{n+4} 相同的信号以实现正常工作,而最后的4级GOA驱动单元 $GOA_{N-3} \sim GOA_N$ 中输出的扫描驱动信号仅是连接到扫描线,扫描驱动信号(G_{n-4})和级传信号(ST_{n-4})没有更往后的GOA驱动单元接收作为控制信号,因此现有技术中的GOA电路的最后4级GOA驱动单元 $GOA_{N-3} \sim GOA_N$ 与第1至第N-4级GOA

驱动单元GOA₁~GOA_{N-4}的电路负载是不一致的。

[0039] 本发明的以上实施例,通过增加了第N+1至第N+4级GOA驱动单元GOA_{N+1}~GOA_{N+4},由此使得第N-3至第N级GOA驱动单元GOA_{N-3}~GOA_N的电路及其中的信号连接关系均能够与第1至第N-4级GOA驱动单元GOA₁~GOA_{N-4}的一致,因此,对应于液晶显示面板的N条扫描线G₁~G_N的第1至第N级GOA驱动单元GOA₁~GOA_N的电路负载趋于一致,提升了所述GOA电路100输出信号的稳定性,提高了产品的品质。

[0040] 图3是本实施例中每一级GOA驱动单元的结构示意图,如图3所示,第n级GOA驱动单元GOA_n包括上拉控制模块10、上拉模块20、级传模块30、自举电容Cb、下拉模块40以及下拉维持模块50。

[0041] 其中,所述上拉控制模块10根据第n-4级GOA驱动单元产生的扫描驱动信号G_{n-4}和级传信号ST_{n-4}控制产生栅极控制信号Q_n。所述上拉模块20和所述级传模块30分别由所述栅极控制信号Q_n控制,将接收到的对应本级的时钟信号CK转换为本级扫描驱动信号G_n和级传信号ST_n输出。所述自举电容Cb连接在所述上拉控制模块10的输出端和所述上拉模块20的输出端之间,用于使所述上拉模块20稳定输出本级扫描驱动信号G_n。所述下拉模块40根据第n+4级GOA驱动单元产生的扫描驱动信号G_{n+4}控制将所述栅极控制信号Q_n和本级扫描驱动信号G_n拉低至基准低电平信号VSS。所述下拉维持模块50耦接于所述栅极控制信号Q_n和本级扫描驱动信号G_n与基准低电平信号VSS之间,用于将所述栅极控制信号Q_n和本级扫描驱动信号G_n维持拉低至基准低电平信号VSS。

[0042] 其中,n=1、2、⋯、N、N+1、⋯、N+4;若第n级GOA驱动单元对应为所述第1至第N级GOA驱动单元的其中之一,则所述上拉模块20输出的本级扫描驱动信号G_n连接至液晶显示面板中对应的扫描线。需要说明的是,对于最后4级GOA驱动单元(n=N+1、⋯、N+4),由于不再有往下级联的GOA驱动单元提供第n+4级GOA驱动单元产生的扫描驱动信号G_{n+4},因此需要外部控制芯片(例如时序控制器)提供与扫描驱动信号G_{n+4}相同的信号来控制其中的下拉模块,但是由于最后4级GOA驱动单元并不需要向液晶显示面板中的扫描线输出扫描信号,因此其对整个电路的影响很小,最后4级GOA驱动单元可以称之为虚拟级(Dummy Stage)GOA驱动单元。

[0043] 具体地,如图4所示,所述上拉控制模块10包括上拉控制晶体管T11,所述上拉控制晶体管T11的源极接收第n-4级GOA驱动单元产生的扫描驱动信号G_{n-4},栅极接收第n-4级GOA驱动单元产生的级传信号ST_{n-4},漏极输出所述栅极控制信号Q_n。

[0044] 具体地,如图4所示,所述上拉模块20包括上拉晶体管T21,所述上拉晶体管T21的栅极连接至所述上拉控制模块10的输出端以接收所述栅极控制信号Q_n,源极接收对应本级的时钟信号CK,漏极作为所述上拉模块20的输出端输出本级扫描驱动信号G_n。

[0045] 具体地,如图4所示,所述级传模块30包括级传晶体管T22,所述级传晶体管T22的栅极连接至所述上拉控制模块10的输出端以接收所述栅极控制信号Q_n,源极接收对应本级的时钟信号CK,漏极作为所述级传模块30的输出端输出本级级传信号ST_n。

[0046] 具体地,如图4所示,所述自举电容Cb连接在所述上拉控制模块10的输出端和所述上拉模块20的输出端之间。

[0047] 具体地,如图4所示,所述下拉模块40包括第一下拉晶体管T31和第二下拉晶体管T41,所述第一下拉晶体管T31的源极连接至本级扫描驱动信号G_n,栅极接收第n+4级GOA驱

动单元产生的扫描驱动信号 G_{n+4} ,漏极连接至基准低电平信号VSS。所述第二下拉晶体管T41的源极连接至所述栅极控制信号 Q_n ,栅极接收第 $n+4$ 级GOA驱动单元产生的扫描驱动信号 G_{n+4} ,漏极连接至基准低电平信号VSS。

[0048] 具体地,如图4所示,所述下拉维持模块50包括第一下拉维持模块51和第二下拉维持模块52,所述第一下拉维持模块51和第二下拉维持模块52分别耦接于所述栅极控制信号 Q_n 和本级扫描驱动信号 G_n 与基准低电平信号VSS之间,所述第一下拉维持模块51和第二下拉维持模块52交替地将所述栅极控制信号 Q_n 和本级扫描驱动信号 G_n 维持拉低至基准低电平信号VSS。

[0049] 更具体地,如图4所示,所述第一下拉维持模块51和第二下拉维持模块52分别包括第一晶体管T51/T61、第二晶体管T52/T62、第三晶体管T53/T63、第四晶体管T54/T64、第五晶体管T42/T43、第六晶体管T32/T33。所述第一晶体管T51/T61的栅极和源极连接并接收基准电压信号 LC_1/LC_2 ,漏极与所述第二晶体管T52/T62的源极连接。所述第二晶体管T52/T62的栅极连接至所述栅极控制信号 Q_n ,漏极连接至基准低电平信号VSS。所述第三晶体管T53/T63的源极与所述第一晶体管T51/T61的源极连接并接收基准电压信号 LC_1/LC_2 ,栅极与所述第一晶体管T51/T61的漏极连接,漏极与所述第四晶体管T54/T64的源极连接。所述第四晶体管T54/T64的栅极连接至所述栅极控制信号 Q_n ,漏极连接至基准低电平信号VSS。所述第五晶体管T42/T43的源极连接至所述栅极控制信号 Q_n ,栅极与所述第三晶体管T53/T63的漏极连接,漏极连接至基准低电平信号VSS。所述第六晶体管T32/T33的源极连接至本级扫描驱动信号 G_n ,栅极与所述第三晶体管T53/T63的漏极连接,漏极连接至基准低电平信号VSS。

[0050] 其中,参阅图4,所述第一下拉维持模块51接收的基准电压信号 LC_1 为高电平时,所述第一下拉维持模块51在栅极控制信号 Q_n 为低电平时能够将所述栅极控制信号 Q_n 和本级扫描驱动信号 G_n 维持拉低至基准低电平信号VSS。所述第二下拉维持模块52接收的基准电压信号 LC_2 为高电平时,所述第二下拉维持模块52在栅极控制信号 Q_n 为低电平时能够将所述栅极控制信号 Q_n 和本级扫描驱动信号 G_n 维持拉低至基准低电平信号VSS。为了实现所述第一下拉维持模块51和第二下拉维持模块52交替地将所述栅极控制信号 Q_n 和本级扫描驱动信号 G_n 维持拉低至基准低电平信号VSS,所述基准电压信号 LC_1 和所述基准电压信号 LC_2 设置为互为反相的低频时钟信号:在 LC_1 为高电平时, LC_2 为低电平;在 LC_1 为低电平时, LC_2 为高电平。

[0051] 综上所述,如上实施例提供的GOA电路以及相应的液晶显示面板,通过在最后的第N级GOA驱动单元之后增加级若干个虚拟级(Dummy Stage)GOA驱动单元,由此使得GOA电路中对应于液晶显示面板的N条扫描线的第1至第N级GOA驱动单元的电路负载趋于一致,提升了GOA电路输出信号的稳定性。

[0052] 需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

[0053] 以上所述仅是本申请的具体实施方式,应当指出,对于本技术领域的普通技术人

员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。




图1




图2




图3

专利名称(译)	GOA电路以及液晶显示面板		
公开(公告)号	CN109036316A	公开(公告)日	2018-12-18
申请号	CN201811045851.2	申请日	2018-09-07
[标]申请(专利权)人(译)	深圳市华星光电技术有限公司		
申请(专利权)人(译)	深圳市华星光电技术有限公司		
当前申请(专利权)人(译)	深圳市华星光电技术有限公司		
[标]发明人	田新斌 徐向阳		
发明人	田新斌 徐向阳		
IPC分类号	G09G3/36		
CPC分类号	G09G3/3677		
代理人(译)	孙伟峰 黄进		
外部链接	Espacenet SIPO		

摘要(译)

本发明公开了一种GOA电路，包括级联设置的第1至第N级GOA驱动单元，用于依次向液晶显示面板中的第1至第N条扫描线提供扫描驱动信号，其中，用于驱动所述GOA电路的时钟信号的数量为m，所述GOA电路还包括级联于所述第N级GOA驱动单元之后的第N+1至第N+i级GOA驱动单元，所述第N+1至第N+i级GOA驱动单元分别一一对应地与第N-i+1至第N级GOA驱动单元电性连接，以控制所述第N-i+1至第N级GOA驱动单元正常工作，并使所述第N-i+1至第N级GOA驱动单元的电路负载与所述第N-i+1级GOA驱动单元之前的GOA驱动单元的电路负载趋于一致；其中，i为大于或等于1的整数，N为大于i的整数， $m = 2i$ 。本发明还公开了一种液晶显示面板，其包括如上所述的GOA电路。

