



(12)发明专利申请

(10)申请公布号 CN 109637487 A

(43)申请公布日 2019.04.16

(21)申请号 201910077847.2

(22)申请日 2019.01.28

(71)申请人 南京中电熊猫平板显示科技有限公司

地址 210033 江苏省南京市栖霞区南京液晶谷天佑路7号

申请人 南京中电熊猫液晶显示科技有限公司  
南京华东电子信息科技股份有限公司

(72)发明人 刘德钰 刘彬 夏迪 王志军

(51)Int.Cl.

G09G 3/36(2006.01)


权利要求书2页 说明书5页 附图3页

(54)发明名称

一种栅极扫描驱动电路和液晶显示装置

(57)摘要

本发明提出一种栅极扫描驱动电路和液晶显示装置,涉及液晶面板领域。所述栅极驱动电路包括上拉控制模块、上拉模块、维持控制节点产生模块、上拉控制节点维持模块以及清空模块相连接与上拉控制节点。其中,第n级驱动电路单元的维持控制节点产生模块输入正反扫描控制信号、前两级时钟信号以及后两级时钟信号;正向扫描时,所述正反扫描控制信号与所述前两级时钟信号的时序相同;反向扫描时,所述正反扫描控制信号与所述后两级时钟信号的时序相同。这种栅极扫描驱动电路能够有效地改善正反向扫描的电路寿命短的问题。



1. 一种栅极扫描驱动电路,其特征在于,包括 $N$  ( $N>4$ ,且 $N$ 为正整数)级驱动电路单元;第 $n$  ( $1\leq n\leq N$ )级驱动电路单元包括上拉控制模块、上拉模块、维持控制节点产生模块、上拉控制节点维持模块、清空模块、辅助模块以及输出维持模块;

上拉控制模块、上拉模块、维持控制节点产生模块、上拉控制节点维持模块以及清空模块相连接与上拉控制节点;维持控制节点产生模块、上拉控制节点维持模块、清空模块、辅助模块以及输出维持模块均在特定工作时间输入恒压低电平;上拉模块、清空模块以及输出维持模块相连接于本级扫描信号线,扫描信号线输出扫描信号;维持控制节点产生模块、上拉控制节点维持模块以及清空模块相连接于维持控制节点;

其中,第 $n$ 级驱动电路单元的维持控制节点产生模块输入正反扫控制信号、前两级时钟信号以及后两级时钟信号;

正向扫描时,所述正反扫控制信号与所述前两级时钟信号的时序相同;

反向扫描时,所述正反扫控制信号与所述后两级时钟信号的时序相同。

2. 根据权利要求1所述的一种栅极扫描驱动电路,其特征在于,第 $n$ 级驱动电路单元的维持控制节点产生模块包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第十六薄膜晶体管以及第二十六薄膜晶体管;

所述第五薄膜晶体管的控制端输入前两级时钟信号,第七薄膜晶体管的控制端输入后两级时钟信号,第五薄膜晶体管的第一通路端和第七薄膜晶体管的第一通路端均连接于维持控制节点,第五薄膜晶体管的第二通路端和第七薄膜晶体管的第二通路端相连并均连接于正反扫控制信号;

第六薄膜晶体管的控制端输入上拉控制节点,第六薄膜晶体管的两个通路端分别连接维持控制节点和恒压低电平;

第十六薄膜晶体管的控制端输入前四级扫描信号或第一启动信号,第十六薄膜晶体管的两个通路端分别连接维持控制节点和恒压低电平;

第二十六薄膜晶体管的控制端输入后四级扫描信号或第二启动信号,第二十六薄膜晶体管的两个通路端分别连接维持控制节点和恒压低电平。

3. 根据权利要求1所述的一种栅极扫描驱动电路,其特征在于,第 $n$ 级驱动电路单元的上拉控制模块包括第一薄膜晶体管以及第九薄膜晶体管;

第一薄膜晶体管的控制端输入前四级扫描信号或第一启动信号,第一薄膜晶体管的两个通路端分别连接上拉控制节点和正向扫描控制信号;

第九薄膜晶体管的控制端输入后四级扫描信号或第二启动信号,第九薄膜晶体管的两个通路端分别连接上拉控制节点和反向扫描控制信号。

4. 根据权利要求1所述的一种栅极扫描驱动电路,其特征在于,第 $n$ 级驱动电路单元的上拉模块包括第十薄膜晶体管;

第十薄膜晶体管的控制端连接上拉控制节点,第十薄膜晶体管的两个通路端分别连接本级时钟信号和本级扫描信号线。

5. 根据权利要求1所述的一种栅极扫描驱动电路,其特征在于,第 $n$ 级驱动电路单元的上拉控制节点维持模块包括第八薄膜晶体管;

第八薄膜晶体管的控制端输入维持控制节点,第八薄膜晶体管的两个通路端分别连接于上拉控制节点和恒压低电平。

6. 根据权利要求1所述的一种栅极扫描驱动电路,其特征在于,第n级驱动电路单元的清空模块包括第二膜晶体管、第三膜晶体管以及第十二膜晶体管;

第二膜晶体管的控制端输入清空信号,第二膜晶体管的两个通路端分别连接于上拉控制节点和恒压低电平;

第三膜晶体管的控制端输入清空信号,第三膜晶体管的两个通路端分别连接于维持控制节点和恒压低电平;

第十二薄膜晶体管的控制端输入清空信号,第十二薄膜晶体管的两个通路端分别连接于本级扫描信号线和恒压低电平。

7. 根据权利要求1所述的一种栅极扫描驱动电路,其特征在于,第n级驱动电路单元的辅助模块包括第十四膜晶体管以及第二十四膜晶体管;

第十四膜晶体管的控制端输入第一启动信号或恒压低电平,第十四膜晶体管的两个通路端分别连接于上拉控制节点和恒压低电平;

第二十四薄膜晶体管的控制端输入第二启动信号或恒压低电平,第二十四薄膜晶体管的两个通路端分别连接于上拉控制节点和恒压低电平。

8. 根据权利要求1所述的一种栅极扫描驱动电路,其特征在于,第n级驱动电路单元的输出维持模块包括第十一膜晶体管;

第十一薄膜晶体管的控制端输入后四级时钟信号,第十一薄膜晶体管的两个通路端分别连接于本级扫描信号线和恒压低电平。

9. 一种液晶显示装置,其特征在于,包括上述权利要求1-8任意一项所述的栅极扫描驱动电路。

## 一种栅极扫描驱动电路和液晶显示装置

### 技术领域

[0001] 本发明属于液晶面板领域,具体涉及一种栅极扫描驱动电路和液晶显示装置。

### 背景技术

[0002] 目前的液晶显示面板在设计时一般会在显示区的左右两侧设有栅极扫描驱动电路,其中驱动电路会包含有正反向扫描相关电路,具有正向扫描和反向扫描的功能。

[0003] 图1所示是一种现有的双向栅极扫描驱动电路的示意图,该栅极扫描驱动电路包括其他模块和维持控制节点产生模块3,如图2所示是维持控制节点产生模块3的电路放大示意图,其中,该栅极扫描驱动电路的扫描方向通过维持控制节点产生模块3的正向扫描控制信号U2D和反向扫描控制信号D2U这一对相互反向的恒压信号进行控制。

[0004] 图3a是正向扫描的时序示意图,图3b是反向扫描的时序示意图,如图3a和图3b所示,在正向扫描时,正向扫描控制信号U2D一直维持在高电平准位VGH,反向扫描控制信号D2U一直维持在低电平准位VGL;在反向扫描时,正向扫描控制信号U2D一直维持在低电平准位VGL,反向扫描控制信号D2U一直维持在高电平准位VGH。

[0005] 在实际使用过程中,因为长时间的正向扫描或反向扫描,U2D和D2U会长时间维持在固定电压状态,导致第五薄膜晶体管M5和第七薄膜晶体管M7产生TFT特性变化。例如先长时间正向扫描,第五薄膜晶体管M5的正向扫描控制信号U2D长时间为高电平,其TFT特性会受影响偏离设计值,导致第五薄膜晶体管M5无法正常关闭,在这种情况下再进行反向扫描,则反向扫描时维持控制节点Bn的电压被正向扫描控制信号U2D拉低,导致第八薄膜晶体管M8无法打开,使上拉控制节点An的电压无法拉低,导致第十薄膜晶体管M10无法正常关闭,时钟信号CKm输出到栅极扫描信号Gn,最终导致栅极扫描信号Gn输出异常。

### 发明内容

[0006] 本发明提供一种栅极扫描驱动电路和液晶显示装置,这种栅极扫描驱动电路能够有效地改善正反向扫描的电路寿命短的问题。

[0007] 本发明的技术方案如下:

本发明公开了一种栅极扫描驱动电路,包括N( $N > 4$ ,且N为正整数)级驱动电路单元;第n( $1 \leq n \leq N$ )级驱动电路单元包括上拉控制模块、上拉模块、维持控制节点产生模块、上拉控制节点维持模块、清空模块、辅助模块以及输出维持模块。

[0008] 上拉控制模块、上拉模块、维持控制节点产生模块、上拉控制节点维持模块以及清空模块相连接与上拉控制节点;维持控制节点产生模块、上拉控制节点维持模块、清空模块、辅助模块以及输出维持模块均在特定工作时间输入恒压低电平;上拉模块、清空模块以及输出维持模块相连接于本级扫描信号线,扫描信号线输出扫描信号;维持控制节点产生模块、上拉控制节点维持模块以及清空模块相连接于维持控制节点。

[0009] 其中,第n级驱动电路单元的维持控制节点产生模块输入正反扫控制信号、前两级时钟信号以及后两级时钟信号;正向扫描时,所述正反扫控制信号与所述前两级时钟信号

的时序相同;反向扫描时,所述正反扫控制信号与所述后两级时钟信号的时序相同。

[0010] 优选地,第n级驱动电路单元的维持控制节点产生模块包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第十六薄膜晶体管以及第二十六薄膜晶体管。

[0011] 所述第五薄膜晶体管的控制端输入前两级时钟信号,第七薄膜晶体管的控制端输入后两级时钟信号,第五薄膜晶体管的第一通路端和第七薄膜晶体管的第一通路端均连接于维持控制节点,第五薄膜晶体管的第二通路端和第七薄膜晶体管的第二通路端相连并均连接于正反扫控制信号。

[0012] 第六薄膜晶体管的控制端输入上拉控制节点,第六薄膜晶体管的两个通路端分别连接维持控制节点和恒压低电平;第十六薄膜晶体管的控制端输入前四级扫描信号或第一启动信号,第十六薄膜晶体管的两个通路端分别连接维持控制节点和恒压低电平;第二十六薄膜晶体管的控制端输入后四级扫描信号或第二启动信号,第二十六薄膜晶体管的两个通路端分别连接维持控制节点和恒压低电平。

[0013] 优选地,第n级驱动电路单元的上拉控制模块包括第一薄膜晶体管以及第九薄膜晶体管。

[0014] 第一薄膜晶体管的控制端输入前四级扫描信号或第一启动信号,第一薄膜晶体管的两个通路端分别连接上拉控制节点和正向扫描控制信号;第九薄膜晶体管的控制端输入后四级扫描信号或第二启动信号,第九薄膜晶体管的两个通路端分别连接上拉控制节点和反向扫描控制信号。

[0015] 优选地,第n级驱动电路单元的上拉模块包括第十薄膜晶体管;第十薄膜晶体管的控制端连接上拉控制节点,第十薄膜晶体管的两个通路端分别连接本级时钟信号和本级扫描信号线。

[0016] 优选地,第n级驱动电路单元的上拉控制节点维持模块包括第八薄膜晶体管;第八薄膜晶体管的控制端输入维持控制节点,第八薄膜晶体管的两个通路端分别连接于上拉控制节点和恒压低电平。

[0017] 优选地,第n级驱动电路单元的清空模块包括第二膜晶体管、第三膜晶体管以及第十二膜晶体管。

[0018] 第二膜晶体管的控制端输入清空信号,第二膜晶体管的两个通路端分别连接于上拉控制节点和恒压低电平;第三膜晶体管的控制端输入清空信号,第三膜晶体管的两个通路端分别连接于维持控制节点和恒压低电平;第十二薄膜晶体管的控制端输入清空信号,第十二薄膜晶体管的两个通路端分别连接于本级扫描信号线和恒压低电平。

[0019] 优选地,第n级驱动电路单元的辅助模块包括第十四膜晶体管以及第二十四膜晶体管。

[0020] 第十四膜晶体管的控制端输入第一启动信号或恒压低电平,第十四膜晶体管的两个通路端分别连接于上拉控制节点和恒压低电平;第二十四薄膜晶体管的控制端输入第二启动信号或恒压低电平,第二十四薄膜晶体管的两个通路端分别连接于上拉控制节点和恒压低电平。

[0021] 优选地,第n级驱动电路单元的输出维持模块包括第十一膜晶体管;第十一薄膜晶体管的控制端输入后四级时钟信号,第十一薄膜晶体管的两个通路端分别连接于本级扫描信号线和恒压低电平。

[0022] 本发明还公开了一种液晶显示装置,包括上述任意一项所述的栅极扫描驱动电路。

[0023] 本发明提供的技术方案具有以下有益效果:

在实现原有电路的正常功能的基础上,能够保证第五薄膜晶体管和第七薄膜晶体管的通路端不再长时间为固定电压,解决了正反扫描电路寿命短的问题。

### 附图说明

[0024] 下面将以明确易懂的方式,结合附图说明优选实施方式,对本发明予以进一步说明。

[0025] 图1是现有技术中双向栅极扫描驱动电路的示意图;

图2是现有技术中维持控制节点产生模块的电路放大示意图;

图3a是正向扫描的时序示意图;

图3b是反向扫描的时序示意图;

图4是本发明的栅极扫描驱动电路的简化模块示意图;

图5是本发明的栅极扫描驱动电路的示意图。

### 具体实施方式

[0026] 为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。

[0027] 为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。

[0028] 下面以具体实施例详细介绍本发明的技术方案。

[0029] 本发明提供一种栅极扫描驱动电路,包括 $N$  ( $N > 4$ , 且 $N$ 为正整数)级驱动电路单元;如图4所示,第 $n$  ( $1 \leq n \leq N$ )级驱动电路单元包括上拉控制模块1、上拉模块2、维持控制节点产生模块3、上拉控制节点维持模块4、清空模块5、辅助模块6以及输出维持模块7。

[0030] 上拉控制模块1、上拉模块2、维持控制节点产生模块3、上拉控制节点维持模块4以及清空模块5相连接于上拉控制节点 $A_n$ ;维持控制节点产生模块3、上拉控制节点维持模块4、清空模块5、辅助模块6以及输出维持模块7均在特定工作时间输入恒压低电平 $V_{SS}$ ;上拉模块2、清空模块5以及输出维持模块7相连接于本级扫描信号线 $G_n$ ,扫描信号线输出扫描信号;维持控制节点产生模块3、上拉控制节点维持模块4以及清空模块5相连接于维持控制节点 $B_n$ ;

其中,第 $n$ 级驱动电路单元的维持控制节点产生模块3输入正反扫控制信号 $UD_m$ 、前两级时钟信号 $CK_{m-2}$ 以及后两级时钟信号 $CK_{m+2}$ 。

[0031] 正向扫描时,所述正反扫控制信号 $UD_m$ 与所述前两级时钟信号 $CK_{m-2}$ 的时序相同;反向扫描时,所述正反扫控制信号 $UD_m$ 与所述后两级时钟信号 $CK_{m+2}$ 的时序相同。

[0032] 图5是本发明的栅极扫描驱动电路的示意图,其中,第n级驱动电路单元的维持控制节点产生模块3包括第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7、第十六薄膜晶体管M16以及第二十六薄膜晶体管M26。

[0033] 所述第五薄膜晶体管M5的控制端输入前两级时钟信号CK<sub>m-2</sub>,第七薄膜晶体管M7的控制端输入后两级时钟信号CK<sub>m+2</sub>,第五薄膜晶体管M5的第一通路端和第七薄膜晶体管M7的第一通路端均连接于维持控制节点net<sub>Bn</sub>,第五薄膜晶体管M5的第二通路端和第七薄膜晶体管M7的第二通路端相连并均连接于正反扫控制信号UD<sub>m</sub>。

[0034] 第六薄膜晶体管M6的控制端输入上拉控制节点net<sub>An</sub>,第六薄膜晶体管M6的两个通路端分别连接维持控制节点net<sub>Bn</sub>和恒压低电平VSS。

[0035] 第十六薄膜晶体管M16的两个通路端分别连接维持控制节点net<sub>Bn</sub>和恒压低电平VSS;当n≤2时,第十六薄膜晶体管M16的控制端输入第一启动信号GSP1;当n>2时,第十六薄膜晶体管M16的控制端输入前四级扫描信号G<sub>n-4</sub>。

[0036] 第二十六薄膜晶体管M26的两个通路端分别连接维持控制节点net<sub>Bn</sub>和恒压低电平VSS;当n≤N-2时,第二十六薄膜晶体管M26的控制端输入后四级扫描信号G<sub>n+4</sub>;当n>N-2时,第二十六薄膜晶体管M26的控制端输入第二启动信号GSP2。

[0037] 其中,第n级驱动电路单元的上拉控制模块1包括第一薄膜晶体管M1以及第九薄膜晶体管M9。

[0038] 第一薄膜晶体管M1的两个通路端分别连接上拉控制节点net<sub>An</sub>和正向扫描控制信号U2D;当n≤2时,第一薄膜晶体管M1的控制端输入第一启动信号GSP1;当n>2时,第一薄膜晶体管M1的控制端输入前四级扫描信号G<sub>n-4</sub>。

[0039] 第九薄膜晶体管M9的两个通路端分别连接上拉控制节点net<sub>An</sub>和反向扫描控制信号D2U;当n≤N-2时,第九薄膜晶体管M9的控制端输入后四级扫描信号G<sub>n+4</sub>;当n>N-2时,第九薄膜晶体管M9的控制端输入第二启动信号GSP2。

[0040] 其中,第n级驱动电路单元的上拉模块包括第十薄膜晶体管M10;第十薄膜晶体管M10的控制端连接上拉控制节点net<sub>An</sub>,第十薄膜晶体管M10的两个通路端分别连接本级时钟信号CK<sub>m</sub>和本级扫描信号G<sub>n</sub>。

[0041] 其中,第n级驱动电路单元的上拉控制节点维持模块4包括第八薄膜晶体管M8;第八薄膜晶体管M8的控制端输入维持控制节点net<sub>Bn</sub>,第八薄膜晶体管M8的两个通路端分别连接于上拉控制节点net<sub>An</sub>和恒压低电平VSS。

[0042] 其中,第n级驱动电路单元的清空模块5包括第二膜晶体管M2、第三膜晶体管M3以及第十二膜晶体管M12。

[0043] 第二膜晶体管M2的控制端输入清空信号CLR,第二膜晶体管M2的两个通路端分别连接于上拉控制节点net<sub>An</sub>和恒压低电平VSS。

[0044] 第三膜晶体管M3的控制端输入清空信号CLR,第三膜晶体管M3的两个通路端分别连接于维持控制节点net<sub>Bn</sub>和恒压低电平VSS。

[0045] 第十二薄膜晶体管M12的控制端输入清空信号CLR,第十二薄膜晶体管M12的两个通路端分别连接于本级扫描信号G<sub>n</sub>和恒压低电平VSS。

[0046] 其中,第n级驱动电路单元的辅助模块6包括第十四膜晶体管M14以及第二十四膜晶体管M24。

[0047] 第十四膜晶体管M14的两个通路端分别连接于上拉控制节点netAn和恒压低电平VSS;当 $n \leq 3$ 时,第十四膜晶体管M14的控制端输入恒压低电平VSS,当 $n > 3$ 时,第十四膜晶体管M14的控制端输入第一启动信号GSP1。

[0048] 第二十四薄膜晶体管M24的两个通路端分别连接于上拉控制节点netAn和恒压低电平VSS;当 $n \leq N-3$ 时,第二十四薄膜晶体管M24的控制端输入第二启动信号GSP2,当 $n > N-3$ 时,第二十四薄膜晶体管M24的控制端输入恒压低电平VSS。

[0049] 其中,第n级驱动电路单元的输出维持模块7包括第十一膜晶体管M11。

[0050] 第十一薄膜晶体管M11的控制端输入后四级时钟信号CKm+4,第十一薄膜晶体管M11的两个通路端分别连接于本级扫描信号线Gn和恒压低电平VSS。

[0051] 本发明还涉及一种液晶显示装置,包括上述的栅极扫描驱动电路。

[0052] 本发明通过将维持控制节点产生模块3输入正反扫控制信号UDm、前两级时钟信号CKm-2以及后两级时钟信号CKm+2,使得正向扫描时,所述正反扫控制信号UDm与所述前两级时钟信号CKm-2的时序相同;反向扫描时,所述正反扫控制信号UDm与所述后两级时钟信号CKm+2的时序相同。这样在实现原有电路的正常功能的基础上,也能保证第五薄膜晶体管M5和第七薄膜晶体管M7的通路端不再长时间为固定电压,解决了正反扫描电路寿命短的问题。

[0053] 应当说明的是,以上所述仅是本发明的优选实施方式,但是本发明并不限于上述实施方式中的具体细节,应当指出,对于本技术领域的普通技术人员来说,在本发明的技术构思范围内,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,对本发明的技术方案进行多种等同变换,这些改进、润饰和等同变换也应视为本发明的保护范围。




图 1




图 2




图 3a




图 3b




图 4




图 5

专利名称(译)	一种栅极扫描驱动电路和液晶显示装置		
公开(公告)号	<a href="#">CN109637487A</a>	公开(公告)日	2019-04-16
申请号	CN201910077847.2	申请日	2019-01-28
[标]申请(专利权)人(译)	南京中电熊猫平板显示科技有限公司 南京中电熊猫液晶显示科技有限公司 南京华东电子信息科技股份有限公司		
申请(专利权)人(译)	南京中电熊猫平板显示科技有限公司 南京中电熊猫液晶显示科技有限公司 南京华东电子信息科技股份有限公司		
当前申请(专利权)人(译)	南京中电熊猫平板显示科技有限公司 南京中电熊猫液晶显示科技有限公司 南京华东电子信息科技股份有限公司		
[标]发明人	刘德钰 刘彬 夏迪 王志军		
发明人	刘德钰 刘彬 夏迪 王志军		
IPC分类号	G09G3/36		
CPC分类号	G09G3/3677 G09G2310/0264		
外部链接	<a href="#">Espacenet</a> <a href="#">SIPO</a>		

摘要(译)

本发明提出一种栅极扫描驱动电路和液晶显示装置，涉及液晶面板领域。所述栅极驱动电路包括上拉控制模块、上拉模块、维持控制节点产生模块、上拉控制节点维持模块以及清空模块相连接与上拉控制节点。其中，第n级驱动电路单元的维持控制节点产生模块输入正反扫描控制信号、前两级时钟信号以及后两级时钟信号；正向扫描时，所述正反扫描控制信号与所述前两级时钟信号的时序相同；反向扫描时，所述正反扫描控制信号与所述后两级时钟信号的时序相同。这种栅极扫描驱动电路能够有效地改善正反向扫描的电路寿命短的问题。

