



(12)发明专利申请

(10)申请公布号 CN 111427205 A

(43)申请公布日 2020.07.17

(21)申请号 202010170962.7

(22)申请日 2020.03.12

(71)申请人 TCL华星光电技术有限公司  
地址 518132 广东省深圳市光明新区塘明大道9-2号

(72)发明人 雍玮娜

(74)专利代理机构 深圳紫藤知识产权代理有限公司 44570  
代理人 唐秀萍

(51) Int. Cl.  
G02F 1/1362(2006.01)  
G02F 1/1335(2006.01)  
G02F 1/1343(2006.01)


权利要求书2页 说明书10页 附图7页

(54)发明名称

阵列基板及其制备方法、液晶显示面板

(57)摘要

本申请提供一种阵列基板及其制备方法、液晶显示面板,阵列基板包括衬底、驱动电路层、像素电极层和散光层,驱动电路层形成在衬底一侧;像素电极层形成在驱动电路层远离衬底的一侧,包括阵列分布且相互独立的多个像素电极,像素电极包括远离衬底一侧的电极表面;散光层形成在像素电极层远离驱动电路层的一侧,包括阵列分布且相互连接的多个散光构件,散光构件与像素电极对应,散光构件包括远离像素电极一侧的出光面,出光面的面积大于电极表面的面积。通过在像素电极上形成散光层,且散光层的出光面面积大于像素电极的电极表面面积,后续形成液晶显示面板后背光模组发出的光线进入散光层,在出光面上发生折射,因此增大了出光角度,增大了视角。



1. 一种阵列基板,其特征在于,包括:

衬底;

驱动电路层,形成在所述衬底一侧;

像素电极层,形成在所述驱动电路层远离所述衬底的一侧,包括阵列分布且相互独立的多个像素电极,所述像素电极包括远离所述衬底一侧的电极表面;

散光层,形成在所述像素电极层远离所述驱动电路层的一侧,包括阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件包括远离所述像素电极一侧的出光面,所述出光面的面积大于所述电极表面的面积。

2. 如权利要求1所述的阵列基板,其特征在于,所述散光层为透明材料。

3. 如权利要求2所述的阵列基板,其特征在于,所述透明材料为正性光阻或负性光阻。

4. 如权利要求2所述的阵列基板,其特征在于,所述出光面为凸面。

5. 如权利要求2所述的阵列基板,其特征在于,所述出光面为凹面。

6. 如权利要求1所述的阵列基板,其特征在于,所述像素电极为平面结构或狭缝结构。

7. 一种阵列基板的制备方法,其特征在于,包括:

提供衬底;

在所述衬底一侧制备驱动电路层;

在所述驱动电路层远离所述衬底的一侧制备像素电极层,所述像素电极层包括阵列分布且相互独立的多个像素电极,所述像素电极包括远离所述衬底一侧的电极表面;

在所述像素电极层远离所述驱动电路层的一侧制备散光层,所述散光层包括阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件包括远离所述像素电极一侧的出光面,所述出光面的面积大于所述电极表面的面积。

8. 如权利要求7所述的阵列基板的制备方法,其特征在于,所述在所述像素电极层远离所述驱动电路层的一侧制备散光层,所述散光层包括阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件包括远离所述像素电极一侧的出光面,所述出光面的面积大于所述电极表面的面积的步骤,包括:

在所述像素电极层远离所述驱动电路层的一侧涂布正性光阻;

通过掩膜版对所述正性光阻进行曝光,所述掩膜版包括遮光区和透光区,所述遮光区对应所述像素电极,所述透光区对应相邻所述像素电极之间的区域;

对所述正性光阻进行显影,去除所述透光区对应的正性光阻;

对所述正性光阻进行烘烤,形成阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件远离所述像素电极一侧的出光面形成凸面。

9. 如权利要求7所述的阵列基板的制备方法,其特征在于,所述在所述像素电极层远离所述驱动电路层的一侧制备散光层,所述散光层包括阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件包括远离所述像素电极一侧的出光面,所述出光面的面积大于所述电极表面的面积的步骤,包括:

在所述像素电极层远离所述驱动电路层的一侧涂布正性光阻;

通过掩膜版对所述正性光阻进行曝光,所述掩膜版包括遮光区和透光区,所述透光区对应所述像素电极的部分区域,所述部分区域包括相互独立的第一区域、第二区域和第三区域,所述第一区域对应所述像素电极的中间区域,所述第二区域和所述第三区域位于所

述第一区域两侧,所述遮光区对应所述像素电极的另一部分区域、以及相邻所述像素电极之间的区域;

对所述正性光阻进行显影,去除所述透光区对应的正性光阻;

对所述正性光阻进行烘烤,形成阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件远离所述像素电极一侧的出光面形成凹面。

10.一种液晶显示面板,其特征在于,包括对盒设置的第一基板、第二基板和填充在所述第一基板和所述第二基板之间的液晶层,所述第一基板包括:

衬底;

驱动电路层,形成在所述衬底一侧;

像素电极层,形成在所述驱动电路层远离所述衬底的一侧,包括阵列分布且相互独立的多个像素电极,所述像素电极包括远离所述衬底一侧的电极表面;

散光层,形成在所述像素电极层远离所述驱动电路层的一侧,包括阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件包括远离所述像素电极一侧的出光面,所述出光面的面积大于所述电极表面的面积。

## 阵列基板及其制备方法、液晶显示面板

### 技术领域

[0001] 本申请涉及显示技术领域,尤其涉及一种阵列基板及其制备方法、液晶显示面板。

### 背景技术

[0002] 随着显示领域中高端机种的导入及客户的需求,对面板的可视角要求越来越严格。垂直取向模式 (Vertical Alignment, VA) 液晶显示面板中像素电极为平面设计,当观察者位于大视角范围时,由于VA液晶本身的性能影响,会造成侧视效果远差于正视效果。目前VA液晶显示面板中,像素电极采用多畴设计来取代单畴设计,以提升可视角要求。为了达到较佳的视角表现,在像素电极为四畴时,调低整个面板中部分像素的亮度,或者在像素电极为八畴时,调低每个像素中辅像素的亮度,但两种方法均会牺牲各个灰阶的穿透率表现,无法满足客户需求。

[0003] 因此,现有的液晶显示面板存在视角较小的技术问题,需要改进。

### 发明内容

[0004] 本申请提供一种阵列基板及其制备方法、液晶显示面板,用于解决现有液晶显示面板中视角较小的技术问题。

[0005] 本申请提供一种阵列基板,包括:

[0006] 衬底;

[0007] 驱动电路层,形成在所述衬底一侧;

[0008] 像素电极层,形成在所述驱动电路层远离所述衬底的一侧,包括阵列分布且相互独立的多个像素电极,所述像素电极包括远离所述衬底一侧的电极表面;

[0009] 散光层,形成在所述像素电极层远离所述驱动电路层的一侧,包括阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件包括远离所述像素电极一侧的出光面,所述出光面的面积大于所述电极表面的面积。

[0010] 在本申请的阵列基板中,所述散光层为透明材料。

[0011] 在本申请的阵列基板中,所述透明材料为正性光阻或负性光阻。

[0012] 在本申请的阵列基板中,所述出光面为凸面。

[0013] 在本申请的阵列基板中,所述出光面为凹面。

[0014] 在本申请的阵列基板中,所述像素电极为平面结构或狭缝结构。

[0015] 本申请还提供一种阵列基板的制备方法,包括:

[0016] 提供衬底;

[0017] 在所述衬底一侧制备驱动电路层;

[0018] 在所述驱动电路层远离所述衬底的一侧制备像素电极层,所述像素电极层包括阵列分布且相互独立的多个像素电极,所述像素电极包括远离所述衬底一侧的电极表面;

[0019] 在所述像素电极层远离所述驱动电路层的一侧制备散光层,所述散光层包括阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件包括

远离所述像素电极一侧的出光面,所述出光面的面积大于所述电极表面的面积。

[0020] 在本申请的阵列基板的制备方法中,所述在所述像素电极层远离所述驱动电路层的一侧制备散光层,所述散光层包括阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件包括远离所述像素电极一侧的出光面,所述出光面的面积大于所述电极表面的面积,包括:

[0021] 在所述像素电极层远离所述驱动电路层的一侧涂布正性光阻;

[0022] 通过掩模版对所述正性光阻进行曝光,所述掩模版包括遮光区和透光区,所述遮光区对应所述像素电极,所述透光区对应相邻所述像素电极之间的区域;

[0023] 对所述正性光阻进行显影,去除所述透光区对应的正性光阻;

[0024] 对所述正性光阻进行烘烤,形成阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件远离所述像素电极一侧的出光面形成凸面。

[0025] 在本申请的阵列基板的制备方法中,所述在所述像素电极层远离所述驱动电路层的一侧制备散光层,所述散光层包括阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件包括远离所述像素电极一侧的出光面,所述出光面的面积大于所述电极表面的面积,包括:

[0026] 在所述像素电极层远离所述驱动电路层的一侧涂布正性光阻;

[0027] 通过掩模版对所述正性光阻进行曝光,所述掩模版包括遮光区和透光区,所述透光区对应所述像素电极的部分区域,所述部分区域包括相互独立的第一区域、第二区域和第三区域,所述第一区域对应所述像素电极的中间区域,所述第二区域和所述第三区域位于所述第一区域两侧,所述遮光区对应所述像素电极的另一部分区域、以及相邻所述像素电极之间的区域;

[0028] 对所述正性光阻进行显影,去除所述透光区对应的正性光阻;

[0029] 对所述正性光阻进行烘烤,形成阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件远离所述像素电极一侧的出光面形成凹面。

[0030] 本申请还提供一种液晶显示面板,包括对盒设置的第一基板、第二基板和填充在所述第一基板和所述第二基板之间的液晶层,所述第一基板包括:

[0031] 衬底;

[0032] 驱动电路层,形成在所述衬底一侧;

[0033] 像素电极层,形成在所述驱动电路层远离所述衬底的一侧,包括阵列分布且相互独立的多个像素电极,所述像素电极包括远离所述衬底一侧的电极表面;

[0034] 散光层,形成在所述像素电极层远离所述驱动电路层的一侧,包括阵列分布且相互连接的多个散光构件,所述散光构件与所述像素电极对应,所述散光构件包括远离所述像素电极一侧的出光面,所述出光面的面积大于所述电极表面的面积。

[0035] 本申请的有益效果:本申请提供一种阵列基板及其制备方法、液晶显示面板,阵列基板包括衬底、驱动电路层、像素电极层和散光层,驱动电路层形成在衬底一侧;像素电极层形成在驱动电路层远离衬底的一侧,包括阵列分布且相互独立的多个像素电极,像素电极包括远离衬底一侧的电极表面;散光层形成在像素电极层远离驱动电路层的一侧,包括阵列分布且相互连接的多个散光构件,散光构件与像素电极对应,散光构件包括远离像素电极一侧的出光面,出光面的面积大于电极表面的面积。通过在像素电极上形成散光层,

且散光层的出光面面积大于像素电极的电极表面面积,后续形成液晶显示面板后,背光模组发出的光线进入散光层,在出光面上发生折射,因此增大了出光角度,增大了视角。

### 附图说明

[0036] 下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。

[0037] 图1为本申请实施例提供的阵列基板的第一种结构示意图。

[0038] 图2为本申请实施例提供的阵列基板的第二种结构示意图。

[0039] 图3为本申请实施例提供的阵列基板中像素电极的平面结构示意图。

[0040] 图4为光线经过平面、凸面和凹面的传播示意图。

[0041] 图5为本申请实施例提供的阵列基板的制备方法的流程示意图。

[0042] 图6为本申请实施例提供的阵列基板的制备方法的第一阶段示意图。

[0043] 图7为本申请实施例提供的阵列基板的制备方法的第二阶段第一种示意图。

[0044] 图8为本申请实施例提供的阵列基板的制备方法的第三阶段第一种示意图。

[0045] 图9为本申请实施例提供的阵列基板的制备方法的第四阶段第一种示意图。

[0046] 图10为本申请实施例提供的阵列基板的制备方法的第二阶段第二种示意图。

[0047] 图11为本申请实施例提供的阵列基板的制备方法的第三阶段第二种示意图。

[0048] 图12为本申请实施例提供的阵列基板的制备方法的第四阶段第二种示意图。

[0049] 图13为本申请实施例提供的液晶显示面板的结构示意图。

[0050] 图14为本申请实施例提供的液晶显示面板的另一种结构示意图。

### 具体实施方式

[0051] 下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。

[0052] 在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。

[0053] 在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。

[0054] 在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。

[0055] 下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

[0056] 如图1所示,为本发明实施例提供的阵列基板的第一种结构示意图。阵列基板包括衬底101、驱动电路层、像素电极层和散光层,驱动电路层形成在衬底101一侧;像素电极层形成在驱动电路层远离衬底101的一侧,包括阵列分布且相互独立的多个像素电极112,像素电极112包括远离衬底101一侧的电极表面1121;散光层形成在像素电极层远离驱动电路层的一侧,包括阵列分布且相互连接的多个散光构件113,散光构件113与像素电极112对应,散光构件113包括远离像素电极112一侧的出光面1131,出光面1131的面积大于电极表面1121的面积。

[0057] 衬底101可以是刚性衬底,如玻璃、透明树脂等,也可以是柔性衬底,如聚酰亚胺、聚碳酸酯、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、多芳基化合物或玻璃纤维增强塑料等,本发明对衬底101的材料不做限制。

[0058] 驱动电路层形成在衬底101一侧,包括多个薄膜晶体管,以底栅型薄膜晶体管为例,薄膜晶体管包括层叠设置在衬底101上的有源层102、第一栅极绝缘层103、第一金属层104、第二栅极绝缘层105、第二金属层106、层间介质层107、平坦化层108、源漏极层、钝化层111。

[0059] 在衬底101上通常还会形成缓冲层(图未示出),缓冲层的材料可为氧化硅、氮化硅等无机材料。

[0060] 有源层102形成在缓冲层上,有源层102的材料为金属氧化物,例如铟镓锌氧化物(IGZO),但不以此为限,还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In<sub>2</sub>O<sub>3</sub>)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。此外,有源层102还可以是多晶硅材料或其它材料。

[0061] 第一栅极绝缘层103形成在有源层上,第一栅极绝缘层103的材料可为氧化硅、氮化硅等无机材料。

[0062] 第一金属层104形成在第一栅极绝缘层103上,第一金属层104的材料可为钼、铝、铜,但不以此为限,还可以是铬、钨、钛、钽以及包含它们的合金等材料,在此不对其材料做特殊限定。第一金属层104经过蚀刻工艺图案化形成各薄膜晶体管的栅极和存储电容的第一极板。

[0063] 第二栅极绝缘层105形成在第一金属层104上,第二栅极绝缘层105的材料可为氧

化硅、氮化硅等无机材料。

[0064] 第二金属层106形成在第二栅极绝缘层105上,第二金属层106的材料可为钼、铝、铜,但不以此为限,还可以是铬、钨、钛、钽以及包含它们的合金等材料,在此不对其材料做特殊限定。第二金属层106图案化形成存储电容的第二极板。

[0065] 层间介质层107形成在第二金属层106上,层间介质层107材料可为氧化硅或氮化硅等无机材料。

[0066] 钝化层108形成在层间介质层107上,钝化层108的材料可以是氧化硅和氮化硅中的至少一种。

[0067] 源漏极层形成在钝化层108上,源漏极层的材料可为钼、铝、铜,但不以此为限,还可以是铬、钨、钛、钽以及包含它们的合金等材料,源漏极层经蚀刻工艺图案化形成各薄膜晶体管的源极109和漏极110。源极109和漏极110 通过第一过孔与有源层102连接。

[0068] 平坦化层111形成在源漏极层上,平坦化层111的材料可以是光刻胶,通过涂布的方式形成在源漏极层上。

[0069] 对上述驱动电路层中各膜层结构的说明以底栅型薄膜晶体管为例,当然,驱动电路层的结构不以此为限,还可以包括顶栅型薄膜晶体管。

[0070] 在驱动电路层上,形成有像素电极层,像素电极层包括阵列设置且相互独立的多个像素电极112,像素电极112通过第二过孔与薄膜晶体管的漏极110 连接。像素电极112包括远离衬底101一侧的电极表面1121,电极表面1121 为平面。

[0071] 散光层形成在像素电极层上,包括阵列设置且相互连接的多个散光构件 113,散光构件113与像素电极112对应,相邻的散光构件113之间相互连接,连接部位所在区域与相邻像素电极112之间的区域对应。散光构件113包括远离像素电极112一侧的出光面1131,在后续阵列基板与彩膜基板对盒形成液晶显示面板后,液晶显示面板与背光模组绑定,背光模组发出的入射光线穿过像素电极和散光层,从各散光构件113的出光面1131射出。

[0072] 背光模组发出的入射光线为平行光线,由于散光构件113的出光面1131的面积大于像素电极112的电极表面1121的面积,即不是平面,入射光线在出光面1131发生折射,向四周折射,因此增大了出射光线的出光角度,从而有效的提升面板的亮度可视角及色度可视角。

[0073] 为保证入射光线能尽可能多的射出,散光层的材料为透明材料,如正性光阻或负性光阻等。

[0074] 散光构件113的出光面1131的面积大于像素电极112的电极表面1121的面积,可以有多种设置方式,在一种实施例中,如图1所示,出光面1131为凸面,此时,散光构件113形成透明凸透镜,根据光线传播远离图,入射光线在出光面1131上发生折射,位于散光构件113中心左侧的入射光线,折射后的出射光线向右侧发出,位于散光构件113中心右侧的入射光线,折射后的出射光线向左侧发出,位于散光构件113中心的入射光线直接发出。在未设置散光层时,出射光线仅能沿垂直于电极表面1121的方向射出,视角较小,而凸面的出光面1131可以改变出射光线的发出方向,从而增大了出射光线的出光角度,增大了可视角,观察者在侧面时也能接收到较好的显示效果。

[0075] 在一种实施例中,如图2所示,出光面1131为凹面,此时,散光构件113 形成透明凹透镜,根据光线传播远离图,入射光线在出光面1131上发生折射,位于散光构件113中心左

侧的入射光线,折射后的出射光线向左侧发出,位于散光构件113中心右侧的入射光线,折射后的出射光线向右侧发出,位于散光构件113中心的入射光线直接发出。在未设置散光层时,出射光线仅能沿垂直于电极表面1121的方向射出,视角较小,而凹面的出光面1131可以改变出射光线的发出方向,从而增大了出射光线的出光角度,增大了可视角,观察者在侧面时也能接收到较好的显示效果。

[0076] 如图3所示,分别为光线经过平面、凸面和凹面的传播示意图。在图3中的a中,入射光线200经过平面,出射光线300仍然沿直线传播;在图3中的 b中,入射光线200经过凸面,出射光线300向两侧传播;在图3中的c中,入射光线200经过凹面,出射光线300也向两侧传播。因此,将出光面1131 设置为凸面或凹面,均可以实现增大视角的功能。

[0077] 在本实施例中,像素电极112可以为平面结构或狭缝结构。图4示出了两种结构的平面示意图,如图4中的a所示,为狭缝结构,以四畴为例,像素电极112包括主干部11和支部12,主干部11呈交叉的十字型结构,把像素电极112分成四个畴,每个畴中均设置有支部12,多个支部12与主干部11 连接,且与主干部11呈一定角度,相邻的支部12之间形成有狭缝13。本实施例中以四畴为例,但不以此为限,八畴或其他畴的结构也适用。

[0078] 狭缝13的存在可以有效地控制液晶分子的排列,以达到广视角显示的效果。狭缝结构的像素电极112与散光构件113配合使用,使得提升可视角的效果更佳。

[0079] 如图4中的b所示,像素电极112为平面结构,由于散光构件113已经起到了提升可视角的作用,像素电极112可以不制作狭缝,从而降低目前像素电极制程中窄线宽线距的制程难度,提升制造良率。

[0080] 本申请实施例中通过将出光面1131设计成凸面或凹面,使入射光线在出光面1131发生折射,改变了光线的传播方向,因此增大了出光角度,增大了可视角,对于视角的改善程度,可通过调节散光层的曲面程度来实现,对于不同的尺寸可调节至最佳的视角表现,避免了VA液晶显示面板大尺寸视角难调的问题。

[0081] 此外,本申请不需通过调低整个面板中部分像素的亮度或调低每个像素中辅像素的亮度来提升视角,因此在有效提升视角表现的同时,又能保持相应的透过率,相对于现有技术中通过牺牲透过率提升视角的方案效果更佳。

[0082] 如图5所示,本发明还提供一种阵列基板的制备方法,步骤包括:

[0083] S401:提供衬底;

[0084] S402:在衬底一侧制备驱动电路层;

[0085] S403:在驱动电路层远离衬底的一侧制备像素电极层,像素电极层包括阵列分布且相互独立的多个像素电极,像素电极包括远离衬底一侧的电极表面;

[0086] S404:在像素电极层远离驱动电路层的一侧制备散光层,散光层包括阵列分布且相互连接的多个散光构件,散光构件与像素电极对应,散光构件包括远离像素电极一侧的出光面,出光面的面积大于电极表面的面积。

[0087] 下面结合图6至图12对本方法进行具体说明。

[0088] 在S401中,提供衬底。如图6所示,衬底101可以是刚性衬底,如玻璃、透明树脂等,也可以是柔性衬底,如聚酰亚胺、聚碳酸酯、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、多芳基化合物或玻璃纤维增强塑料等,本发明对衬底101的材料不做限制。

[0089] 在S402中,在衬底一侧制备驱动电路层。如图6所示,驱动电路层形成在衬底101一

侧,包括多个薄膜晶体管,以底栅型薄膜晶体管为例,薄膜晶体管包括层叠设置在衬底101上的有源层102、第一栅极绝缘层103、第一金属层 104、第二栅极绝缘层105、第二金属层106、层间介质层107、平坦化层108、源漏极层、钝化层111。

[0090] 第一金属层104经过蚀刻工艺图案化形成各薄膜晶体管的栅极和存储电容的第一极板,第二金属层106图案化形成存储电容的第二极板,源漏极层经蚀刻工艺图案化形成各薄膜晶体管的源极109和漏极110,源极109和漏极110 通过第一过孔与有源层102连接。

[0091] 在S403中,在驱动电路层远离衬底的一侧制备像素电极层,像素电极层包括阵列分布且相互独立的多个像素电极,像素电极包括远离衬底的一侧的电极表面。如图6所示,在驱动电路层上,形成像素电极层,像素电极层包括阵列设置且相互独立的多个像素电极112,像素电极112通过钝化层111中的第二过孔与薄膜晶体管的漏极110连接。像素电极112包括远离衬底101一侧的电极表面1121,电极表面1121为平面。

[0092] 在S404中,在像素电极层远离驱动电路层的一侧制备散光层,散光层包括阵列分布且相互连接的多个散光构件,散光构件与像素电极对应,散光构件包括远离像素电极一侧的出光面,出光面的面积大于电极表面的面积。散光构件的出光面面积大于电极表面面积,可以有多种设置方式。

[0093] 在一种实施例中,步骤S404包括以下步骤:

[0094] S4041a:在像素电极层远离驱动电路层的一侧涂布正性光阻。

[0095] 如图7所示,在像素电极层上整层涂布一层透明材料,本实施中为正性光阻400。

[0096] S4042a:通过掩模版对正性光阻进行曝光,掩模版包括遮光区和透光区,遮光区对应像素电极,透光区对应相邻像素电极之间的区域。

[0097] 如图7所示,使用掩模版对正性光阻400进行紫外光照射,掩模版包括遮光区510和透光区520,紫外光照射掩模版时,在遮光区510处被阻挡,仅能透过透光区520照射至该区域内的正性光阻400上。其中,遮光区510对应像素电极112设置,因此覆盖在像素电极112上的正性光阻400未被照射到,透光区520对应相邻像素电极112之间的区域,因此该区域的正性光阻400被照射到。

[0098] S4043a:对正性光阻进行显影,去除透光区对应的正性光阻。

[0099] 如图8所示,在曝光后,移走掩模版,对曝光后的正性光阻400进行显影,透光区520下方的正性光阻400照光后,在显影过程中会被除去,而遮光区510 下方的正性光阻400未照光,因此被保留下来。

[0100] S4044a:对正性光阻进行烘烤,形成阵列分布且相互连接的多个散光构件,散光构件与像素电极对应,散光构件远离像素电极一侧的出光面形成凸面。

[0101] 如图9所示,在烘烤制程的条件下,遮光区510的正性光阻400会向透光区520逐渐扩散一部分,最终形成如图10所示的覆盖于像素电极112上方的多个散光构件113,形成类似于凸透镜结构。其中,正性光阻400的凸出的曲面程度,可由调节掩模版上透光区520的大小、分布以及正性光阻400的膜厚来实现。

[0102] 散光构件113与像素电极112对应,相邻的散光构件113之间相互连接,连接部位所在区域与相邻像素电极112之间的区域对应,也即透光区520对应,多个散光构件113相互连接形成散光层。散光构件113包括远离像素电极112 一侧的出光面1131,在后续阵列基板与彩膜基板对盒形成液晶显示面板后,液晶显示面板与背光模组绑定,背光模组发出的入射

光线穿过像素电极和散光层,从各散光构件113的出光面1131射出。

[0103] 背光模组发出的入射光线为平行光线,由于散光构件113的出光面1131的面积大于像素电极112的电极表面1121的面积,即不是平面,入射光线在出光面1131发生折射,向四周折射,因此增大了出射光线的出光角度,从而有效的提升面板的亮度可视角及色度可视角。

[0104] 在本实施例中,采用的透明材料为正性光阻,因此透光区域520下方的正性光阻在曝光显影后被去除。在一种实施例中,采用的透明材料可以是负性光阻,此时,将图7中的掩膜版中的遮光区510和透光区520的位置互换,即原本为遮光区510的区域改为透光,原本为透光区520的区域改为遮光,则经过紫外光照射后,未照射的负型光阻在显影过程中会被去除,再经烘烤制程,同样得到图9所示结构。

[0105] 在另一种实施例中,步骤S404又包括以下步骤:

[0106] S4041b:在像素电极层远离驱动电路层的一侧涂布正性光阻。

[0107] 步骤S4041b与步骤S4041a相同,具体可参照图7,在像素电极层上整层涂布一层透明材料,本实施中为正性光阻400。

[0108] S4042b:通过掩膜版对正性光阻进行曝光,掩膜版包括遮光区和透光区,透光区对应像素电极的部分区域,部分区域包括相互独立的第一区域、第二区域和第三区域,第一区域对应像素电极的中间区域,第二区域和第三区域位于第一区域两侧,遮光区对应像素电极的另一部分区域、以及相邻像素电极之间的区域。

[0109] 如图10所示,使用掩膜版对正性光阻400进行紫外光照射,掩膜版包括遮光区510和透光区520,紫外光照射掩膜版时,在遮光区510处被阻挡,仅能透过透光区520照射至该区域内的正性光阻400上。其中,遮光区510对应像素电极112设置,因此覆盖在像素电极112上的正性光阻400未被照射到,透光区520对应相邻像素电极112之间的区域,因此该区域的正性光阻400被照射到。

[0110] 其中,透光区520对应像素电极112的部分区域,该部分区域包括相互独立的第一区域521、第二区域522和第三区域523,第一区域521对应像素电极 112的中间区域,第二区域522和第三区域523位于第一区域521两侧,遮光区510对应像素电极112的另一部分区域、以及相邻像素电极112之间的区域。在遮光区510内的正性光阻400未被照射到,在透光区520内的正性光阻400 被照射。

[0111] S4043b:对正性光阻进行显影,去除透光区对应的正性光阻。

[0112] 如图11所示,在曝光后,移走掩膜版,对曝光后的正性光阻400进行显影,透光区520下方的正性光阻400照光后,在显影过程中会被除去,而遮光区510 下方的正性光阻400未照光,因此被保留下来。

[0113] S4044b:对正性光阻进行烘烤,形成阵列分布且相互连接的多个散光构件,散光构件与像素电极对应,散光构件远离像素电极一侧的出光面形成凹面。

[0114] 如图12所示,在烘烤制程的条件下,遮光区510的正性光阻400会向透光区520逐渐扩散一部分,最终形成如图12所示的覆盖于像素电极112上方的多个散光构件113,形成类似于凹透镜结构。其中,正性光阻400的凹进的曲面程度,可由调节掩膜版上透光区520的大小、分布以及正性光阻400的膜厚来实现。

[0115] 散光构件113与像素电极112对应,相邻的散光构件113之间相互连接,连接部位所

在区域与相邻像素电极112之间的区域对应,也即透光区520对应,多个散光构件113相互连接形成散光层。散光构件113包括远离像素电极112一侧的出光面1131,在后续阵列基板与彩膜基板对盒形成液晶显示面板后,液晶显示面板与背光模组绑定,背光模组发出的入射光线穿过像素电极和散光层,从各散光构件113的出光面1131射出。

[0116] 背光模组发出的入射光线为平行光线,由于散光构件113的出光面1131的面积大于像素电极112的电极表面1121的面积,即不是平面,入射光线在出光面1131发生折射,向四周折射,因此增大了出射光线的出光角度,从而有效的提升面板的亮度可视角及色度可视角。

[0117] 在本实施例中,采用的透明材料为正性光阻,因此透光区域520下方的正性光阻在曝光显影后被去除。在一种实施例中,采用的透明材料可以是负性光阻,此时,将图10中的掩模版中的遮光区510和透光区520的位置互换,即原本为遮光区510的区域改为透光,原本为透光区520的区域改为遮光,则经过紫外光照射后,未照射的负型光阻在显影过程中会被去除,再经烘烤制程,同样得到图12所示结构。

[0118] 通过上述制备方法形成的阵列基板,后续形成液晶显示面板后背光模组发出的光线进入散光层,在出光面上发生折射,因此增大了出光角度,增大了视角。

[0119] 如图13和图14所示,本发明还提供一种液晶显示面板,包括对盒设置的第一基板、第二基板20和填充在第一基板和第二基板20之间的液晶层30,第一基板包括衬底101、驱动电路层、像素电极层和散光层,驱动电路层形成在衬底101一侧;像素电极层形成在驱动电路层远离衬底101的一侧,包括阵列分布且相互独立的多个像素电极112,像素电极112包括远离衬底101一侧的电极表面1121;散光层形成在像素电极层远离驱动电路层的一侧,包括阵列分布且相互连接的多个散光构件113,散光构件113与像素电极112对应,散光构件113包括远离像素电极112一侧的出光面1131,出光面1131的面积大于电极表面1121的面积。

[0120] 在本实施例中,液晶显示面板为垂直取向模式 (Vertical Alignment, VA) 液晶显示面板,第一基板为阵列基板,第二基板为彩膜基板。此外,对于COA 型液晶显示面板同样适用。

[0121] 衬底101可以是柔性衬底或刚性衬底,驱动电路层形成在衬底101一侧,包括多个薄膜晶体管,以底栅型薄膜晶体管为例,薄膜晶体管包括层叠设置在衬底101上的有源层102、第一栅极绝缘层103、第一金属层104、第二栅极绝缘层105、第二金属层106、层间介质层107、平坦化层108、源漏极层、钝化层111。

[0122] 第一金属层104经过蚀刻工艺图案化形成各薄膜晶体管的栅极和存储电容的第一极板,第二金属层106图案化形成存储电容的第二极板,源漏极层经蚀刻工艺图案化形成各薄膜晶体管的源极109和漏极110,源极109和漏极110 通过第一过孔与有源层102连接。

[0123] 像素电极层包括阵列设置且相互独立的多个像素电极112,像素电极112 通过第二过孔与薄膜晶体管的漏极110连接。像素电极112包括远离衬底101 一侧的电极表面1121,电极表面1121为平面。

[0124] 散光层形成在像素电极层上,包括阵列设置且相互连接的多个散光构件 113,散光构件113与像素电极112对应,相邻的散光构件113之间相互连接,连接部位所在区域与相邻像素电极112之间的区域对应。散光构件113包括远离像素电极112一侧的出光面1131,在液晶显示面板与背光模组绑定后,背光模组发出的入射光线穿过像素电极和散光层,从各

散光构件113的出光面1131 射出。

[0125] 背光模组发出的入射光线为平行光线,由于散光构件113的出光面1131的面积大于像素电极112的电极表面1121的面积,即不是平面,入射光线在出光面1131发生折射,向四周折射,因此增大了出射光线的出光角度,从而有效的提升面板的亮度可视角及色度可视角。

[0126] 在一种实施例中,散光层为透明材料。

[0127] 在一种实施例中,透明材料为正性光阻或负性光阻。

[0128] 在一种实施例中,如图13所示,出光面1131为凸面。

[0129] 在一种实施例中,如图14所示,出光面1131为凹面。

[0130] 在一种实施例中,像素电极112为平面结构或狭缝结构。

[0131] 本申请提供一种阵列基板及其制备方法、液晶显示面板,阵列基板包括衬底、驱动电路层、像素电极层和散光层,驱动电路层形成在衬底一侧;像素电极层形成在驱动电路层远离衬底的一侧,包括阵列分布且相互独立的多个像素电极,像素电极包括远离衬底的一侧的电极表面;散光层形成在像素电极层远离驱动电路层的一侧,包括阵列分布且相互连接的多个散光构件,散光构件与像素电极对应,散光构件包括远离像素电极一侧的出光面,出光面的面积大于电极表面的面积。通过在像素电极上形成散光层,且散光层的出光面面积大于像素电极的电极表面面积,后续形成液晶显示面板后背光模组发出的光线进入散光层,在出光面上发生折射,因此增大了出光角度,增大了视角。

[0132] 在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中未详述的部分,可以参见其他实施例的相关描述。

[0133] 以上对本申请实施例所提供的一种阵列基板及其制备方法、液晶显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质的本质脱离本申请各实施例的技术方案的范围。




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10




图11




图12




图13




图14

专利名称(译)	阵列基板及其制备方法、液晶显示面板		
公开(公告)号	<a href="#">CN111427205A</a>	公开(公告)日	2020-07-17
申请号	CN202010170962.7	申请日	2020-03-12
[标]发明人	雍玮娜		
发明人	雍玮娜		
IPC分类号	G02F1/1362 G02F1/1335 G02F1/1343		
代理人(译)	唐秀萍		
外部链接	<a href="#">SIPO</a>		

摘要(译)

本申请提供一种阵列基板及其制备方法、液晶显示面板，阵列基板包括衬底、驱动电路层、像素电极层和散光层，驱动电路层形成在衬底一侧；像素电极层形成在驱动电路层远离衬底的一侧，包括阵列分布且相互独立的多个像素电极，像素电极包括远离衬底的一侧的电极表面；散光层形成在像素电极层远离驱动电路层的一侧，包括阵列分布且相互连接的多个散光构件，散光构件与像素电极对应，散光构件包括远离像素电极一侧的出光面，出光面的面积大于电极表面的面积。通过在像素电极上形成散光层，且散光层的出光面面积大于像素电极的电极表面面积，后续形成液晶显示面板后背光模组发出的光线进入散光层，在出光面上发生折射，因此增大了出光角度，增大了视角。

