



(12)发明专利申请

(10)申请公布号 CN 109509440 A

(43)申请公布日 2019.03.22

(21)申请号 201810720846.0

(22)申请日 2018.07.02

(71)申请人 惠科股份有限公司

地址 518101 广东省深圳市宝安区石岩街道水田村民营工业园惠科工业园厂房1、2、3栋,九州阳光1号厂房5、7楼

申请人 重庆惠科金渝光电科技有限公司

(72)发明人 高嘉志

(74)专利代理机构 广州华进联合专利商标代理有限公司 44224

代理人 王宁

(51)Int.Cl.

G09G 3/36(2006.01)


权利要求书1页 说明书6页 附图4页

(54)发明名称

显示面板及液晶显示面板的制造方法

(57)摘要

本发明涉及一种显示面板及液晶显示面板的制造方法,应用于具有半源极驱动模块的显示系统中,提供了薄膜晶体管的充电率不同的第一像素列中的像素单元和第二像素列中的像素单元,使得第一像素列与第二像素列在接收到同一驱动信号的不同分时部分时,呈现的亮度一致。基于此,在实际驱动信号驱动下,消除第一像素列与第二像素列的显示亮度差,以消除垂直亮暗线,以提高显示器的显示品质。



1. 一种显示面板,其特征在于,包括:

显示阵列,所述显示阵列包括多列依次交替排列的第一像素列和第二像素列,所述第一像素列和第二像素列均包括在列方向上依次排列的多个像素;所述第一像素列和所述第二像素列成对且分时接收对应的驱动信号;

其中,所述第一像素列和所述第二像素列的薄膜晶体管分别被配置不同的充电率,使得成对的所述第一像素列与所述第二像素列各自的像素在接收到同一驱动信号的不同分时部分时,呈现的亮度一致。

2. 根据权利要求1所述的显示面板,其特征在于,所述第一像素列和所述第二像素列的薄膜晶体管分别被配置不同的长宽比。

3. 根据权利要求2所述的显示面板,其特征在于,所述第一像素列和所述第二像素列的薄膜晶体管的长宽比的差值的绝对值大于5%且小于18%。

4. 根据权利要求3所述的显示面板,其特征在于,所述第一像素列为奇数列,所述第二像素列为偶数列,所述第一像素列中的薄膜晶体管的充电率大于所述第二像素列中的薄膜晶体管的充电率。

5. 根据权利要求4所述的显示面板,其特征在于,所述第一像素列中薄膜晶体管的长宽比大于所述第二像素列中薄膜晶体管的长宽比。

6. 根据权利要求5所述的显示面板,其特征在于,所述第一像素列中薄膜晶体管的长宽比比所述第二像素列中薄膜晶体管的长宽比大5%到18%。

7. 一种液晶显示面板的制造方法,其特征在于,所述液晶显示面板包括显示阵列,所述显示阵列包括多列依次交替排列的第一像素列和第二像素列,所述第一像素列和第二像素列均包括在列方向上依次排列的多个像素;所述第一像素列和所述第二像素列成对且分时接收对应的驱动信号;所述方法包括步骤:

提供薄膜晶体管玻璃;

提供彩色滤光片;

进行液晶注入并将薄膜晶体管玻璃和彩色滤光片贴合;

其中,在提供薄膜晶体管玻璃的步骤中:

在所述玻璃基板上形成薄膜晶体管以得到薄膜晶体管玻璃;且所述第一像素列的薄膜晶体管与所述第二像素列的薄膜晶体管的充电率不同,以使成对的所述第一像素列与所述第二像素列的像素在接收到同一驱动信号的不同分时部分时,呈现的亮度一致。

8. 根据权利要求7所述的液晶显示面板的制造方法,其特征在于,所述第一像素列为奇数列,所述第二像素列为偶数列,所述第一像素列的薄膜晶体管的充电率大于所述第二像素列的薄膜晶体管的充电率。

9. 根据权利要求8所述的液晶显示面板的制造方法,其特征在于,所述第一像素列的薄膜晶体管的长宽比大于所述第二像素列的薄膜晶体管的长宽比。

10. 根据权利要求9所述的液晶显示面板的制造方法,其特征在于,所述第一像素列中薄膜晶体管的长宽比比所述第二像素列中薄膜晶体管的长宽比大5%到18%。

显示面板及液晶显示面板的制造方法

技术领域

[0001] 本发明涉及液晶显示技术领域,特别是涉及一种显示面板及液晶显示面板的制造方法。

背景技术

[0002] 随着Half source Driving(半源极驱动)显示器技术的推广,越来越多的液晶显示面板开始使用。相比传统的显示器,Half source Driving显示器由于节省了source(源极)驱动IC的数量,可更为有效地控制显示面板的生产成本。由于Half source Driving显示器节省了source驱动IC的数量,导致显示器中很多设计结构的改变,给造成一定程度的影响。

[0003] 图1为显示器source驱动IC数量变化示意图,如图1所示,Half source Driving显示器的source驱动IC数量为一般设计的二分之一。Half source Driving显示器中Data信号在正负极性转换中,由于RC电路延迟,会造成一条data line(信号数据线)较亮,另一条data line较暗,尤其在低灰阶时表现得尤其明显。图2为Half source Driving显示器中1+2line驱动方式示意图,如图2所示,Data信号在正负极性转换中,由于RC电路延迟,前一个像素的data波形没有后一个像素的data波形完美,造成Pixel(像素)1和Pixel2的充电差异,宏观表现为垂直亮暗线。而垂直亮暗线是评价显示器显示品质的重要因素之一,使得Half source Driving显示器的显示品质受到较大影响。

[0004] 其中,垂直亮暗线在Half source Driving显示器中表现得尤为明显,在除Half source Driving显示器外的其它显示器中,也存在一定程度上的垂直亮暗线问题。

发明内容

[0005] 基于此,有必要针对显示器存在垂直亮暗线的缺陷,提供一种显示面板及液晶显示面板的制造方法。

[0006] 一种显示面板,包括:

[0007] 显示阵列,显示阵列包括多列依次交替排列的第一像素列和第二像素列,第一像素列和第二像素列均包括在列方向上依次排列的多个像素;第一像素列和第二像素列成对且分时接收对应的驱动信号;

[0008] 其中,第一像素列和第二像素列的薄膜晶体管分别被配置不同的充电率,使得成对的第一像素列与第二像素列各自的像素在接收到同一驱动信号的不同分时部分时,呈现的亮度一致。

[0009] 上述显示面板,提供了薄膜晶体管的充电率不同的第一像素列中的像素单元和第二像素列中的像素单元,使得第一像素列与第二像素列在接收到同一驱动信号的不同分时部分时,呈现的亮度一致。基于此,在实际驱动信号驱动下,消除第一像素列与第二像素列的显示亮度差,以消除垂直亮暗线,以提高显示器的显示品质。

[0010] 在其中一个实施例中,第一像素列和第二像素列的薄膜晶体管分别被配置不同的

长宽比。

[0011] 在其中一个实施例中,第一像素列和第二像素列的薄膜晶体管的长宽比的差值的绝对值大于5%且小于18%。

[0012] 在其中一个实施例中,显示面板包括液晶显示面板。

[0013] 在其中一个实施例中,第一像素列为奇数列,第二像素列为偶数列,第一像素列中的薄膜晶体管的充电率大于第二像素列中的薄膜晶体管的充电率。

[0014] 在其中一个实施例中,第一像素列中薄膜晶体管的长宽比大于第二像素列中薄膜晶体管的长宽比。

[0015] 在其中一个实施例中,第一像素列中薄膜晶体管的长宽比比第二像素列中薄膜晶体管的长宽比大5%到18%。

[0016] 本发明实施例还提供一种液晶显示面板的制造方法,液晶显示面板包括显示阵列,显示阵列包括多列依次交替排列的第一像素列和第二像素列,第一像素列和第二像素列均包括在列方向上依次排列的多个像素;第一像素列和第二像素列成对且分时接收对应的驱动信号;方法包括步骤:

[0017] 提供薄膜晶体管玻璃;

[0018] 提供彩色滤光片;

[0019] 进行液晶注入并将薄膜晶体管玻璃和彩色滤光片贴合;

[0020] 其中,在提供薄膜晶体管玻璃的步骤中:

[0021] 在玻璃基板上形成薄膜晶体管以得到薄膜晶体管玻璃;且第一像素列的薄膜晶体管与第二像素列的薄膜晶体管的充电率不同,以使成对的第一像素列与第二像素列的像素在接收到同一驱动信号的不同分时部分时,呈现的亮度一致。

[0022] 上述的液晶显示面板的制造方法,通过在玻璃基板上形成不同的第一像素列中各像素单元的薄膜晶体管的充电率和第二像素列中各像素单元的薄膜晶体管的充电率,以使第一像素列与第二像素列在接收到同一驱动信号的不同分时部分时,呈现的亮度一致,基于此消除第一像素列与第二像素列的显示亮度差,以消除显示器中出现的垂直亮暗线,提高显示器的显示品质。

[0023] 在其中一个实施例中,第一像素列为奇数列,第二像素列为偶数列,第一像素列的薄膜晶体管的充电率大于第二像素列的薄膜晶体管的充电率。

[0024] 在其中一个实施例中,第一像素列的薄膜晶体管的长宽比大于第二像素列的薄膜晶体管的长宽比。

[0025] 在其中一个实施例中,在覆盖玻璃基板的步骤之前,包括步骤:

[0026] 将各薄膜晶体管的长度设计为相同的长度;

[0027] 将第一像素列的水平宽度设计得比第二像素列的水平宽度小。

[0028] 在其中一个实施例中,在覆盖玻璃基板的步骤之前,包括步骤:

[0029] 将各薄膜晶体管的水平宽度设计为相同的水平宽度;

[0030] 将第一像素列的长度设计得比第二像素列的长度大。

[0031] 在其中一个实施例中,第一像素列中薄膜晶体管的长宽比比第二像素列中薄膜晶体管的长宽比大5%到18%。

附图说明

- [0032] 图1为显示器source驱动IC数量变化示意图；
- [0033] 图2为Half source Driving显示器中1+2line驱动方式示意图；
- [0034] 图3为显示面板结构示意图；
- [0035] 图4为液晶显示面板的制造方法流程图；
- [0036] 图5为液晶显示面板剖面图；
- [0037] 图6为薄膜晶体管长宽比示意图；
- [0038] 图7为一实施例的液晶显示面板的制造方法流程图；
- [0039] 图8为另一实施例的液晶显示面板的制造方法流程图。

具体实施方式

[0040] 为了更好地理解本发明的目的、技术方案以及技术效果，以下结合附图和实施例对本发明进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本发明，并不用于限定本发明。

[0041] 本发明实施例提供一种显示面板：

[0042] 图3为显示面板结构示意图，如图3所示，显示面板应用于具有半源极驱动模块的显示系统中，包括：

[0043] 显示阵列，显示阵列包括多列依次交替排列的第一像素列D1和第二像素列D2，第一像素列D1和第二像素列D2均包括在列方向上依次排列的多个像素；第一像素列D1和第二像素列D2成对且分时接收来自半源极驱动模块上对应的驱动信号；

[0044] 其中，第一像素列D1和第二像素列D2的薄膜晶体管分别被配置不同的充电率，使得成对的第一像素列D1与第二像素列D2各自的像素在接收到同一驱动信号的不同分时部分时，呈现的亮度一致。

[0045] 其中，第一像素列D1对应的像素为A1，第二像素列D2对应的像素为B1。显示面板的半源极驱动信号先驱动第一像素列D1或第二像素列D2中的一列，然后驱动另一列。在驱动信号发生正负极性转换时，先驱动的像素列尚未达到应有的电位，而后驱动的像素列则可接近理想的电位。若先驱动的是第一像素列D1中的像素A1，则第一像素列D1中像素A1的电位较低，第一像素列D1中的像素A1的显示亮度低于第二像素列D2中的像素B1的显示亮度，整体表现为第一像素列D1的显示亮度低于第二像素列D2的显示亮度；若先驱动的是第二像素列D2的像素B1，则第二像素列D2中像素B1的电位较低，第二像素列D2中的像素B1的显示亮度低于第一像素列D1中的像素A1的显示亮度，整体表现为第二像素列D2的显示亮度低于第一像素列D1的显示亮度。即是说，第一像素列D1与第二像素列D2中像素的电位差异，导致了第一像素列D1与第二像素列D2的显示亮度差异。

[0046] 其中，第一像素列D1和第二像素列D2的薄膜晶体管分别被配置不同的充电率，即第一像素列D1与第二像素列D2的薄膜晶体管的充电率的差值的绝对值大于零，且该差值的绝对值的存在，使得第一像素列D1与第二像素列D2各自的像素在接收到同一驱动信号的不同分时部分时，充电率的差异带来的显示亮度差差异，可以弥补电位差异导致的第一像素列D1与第二像素列D2的显示亮度差异。

[0047] 在其中一个实施例中，第一像素列D1和第二像素列D2的薄膜晶体管分别被配置不

同的长宽比。

[0048] 其中,薄膜晶体管中长宽比与充电率呈正相关关系,配置不同的长宽比,即可为第一像素列D1和第二像素列D2的薄膜晶体管配置不同的充电率,以弥补电位差异导致的第一像素列D1与第二像素列D2的显示亮度差异。其中,作为一种较佳的实施方式,第一像素列D1和第二像素列D2的薄膜晶体管的长宽比的差值的绝对值大于5%且小于18%,以有效地消除第一像素列D1和第二像素列D2的显示亮度差。

[0049] 在其中一个实施例中,显示面板包括液晶显示面板。第一像素列D1为奇数列,第二像素列D2为偶数列,第一像素列D1中的薄膜晶体管的充电率大于第二像素列D2中的薄膜晶体管的充电率。

[0050] 在液晶显示面板中,半源极驱动信号的不同分时部分依次驱动奇数列和偶数列,其中,同一驱动信号的不同分时部分,如图2所示,Pixel1与Pixel2对应的驱动信号即为同一驱动信号的不同分时部分。当第一像素列D1为奇数列,第一像素列D1对应的驱动信号为Pixel1对应的驱动信号;当第二像素列D2为偶数列,第二像素列D2对应的驱动信号为Pixel2对应的驱动信号。

[0051] 如图2所示,Pixel1对应的驱动信号的电位达不到Pixel2对应的驱动信号的电位,因此第一像素列D1的显示亮度要低于第二像素列D2的显示亮度。基于此,使第一像素列D1的薄膜晶体管的充电率大于第二像素列D2的薄膜晶体管的充电率,较大的充电率可提高第一像素列D1的显示亮度,以弥补电位较低导致的与第二像素列D2的显示亮度差。

[0052] 在其中一个实施例中,第一像素列D1中薄膜晶体管的长宽比比第二像素列D2中薄膜晶体管的长宽比大5%到18%。以有效地消除第一像素列D1和第二像素列D2的显示亮度差。

[0053] 上述的显示面板,提供了薄膜晶体管的充电率不同的第一像素列D1中的像素单元和第二像素列D2中的像素单元,使得第一像素列D1与第二像素列D2在接收到同一驱动信号的不同分时部分时,呈现的亮度一致。基于此,在实际驱动信号驱动下,消除第一像素列D1与第二像素列D2的显示亮度差,以消除垂直亮暗线,以提高显示器的显示品质。

[0054] 本发明实施例还提供一种液晶显示面板的制造方法:

[0055] 图4为液晶显示面板的制造方法流程图,如图4所示,液晶显示面板包括显示阵列,显示阵列包括多列依次交替排列的第一像素列D1和第二像素列D2,第一像素列D1和第二像素列D2均包括在列方向上依次排列的多个像素;第一像素列D1和第二像素列D2成对且分时接收来自半源极驱动模块上对应的驱动信号;方法包括步骤S100至S102:

[0056] S100,提供薄膜晶体管玻璃;

[0057] S101,提供彩色滤光片;

[0058] S102,进行液晶注入并将薄膜晶体管玻璃和彩色滤光片贴合;

[0059] 图5为液晶显示面板剖面图,如图5所示,液晶显示面板包括薄膜晶体管玻璃、配向层、密封胶、彩色滤光片和液晶。薄膜晶体管玻璃覆盖有配向层,并通过密封胶与彩色滤光片贴合,薄膜晶体管玻璃、密封胶与彩色滤光片间形成密封胶框,密封胶框用于注入并密封液晶分子。

[0060] 其中,在步骤S100中提供薄膜晶体管玻璃的步骤中:

[0061] 在玻璃基板上形成薄膜晶体管以得到薄膜晶体管玻璃;且第一像素列D1的薄膜晶

体管与第二像素列D2的薄膜晶体管的充电率不同,以使成对的第一像素列D1与第二像素列D2的像素在接收到同一驱动信号的不同分时部分时,呈现的亮度一致。

[0062] 在其中一个实施例中,第一像素列D1为奇数列,第二像素列D2为偶数列,第一像素列D1的薄膜晶体管的充电率大于第二像素列D2的薄膜晶体管的充电率。

[0063] 在其中一个实施例中,第一像素列D1的薄膜晶体管的长宽比大于第二像素列D2的薄膜晶体管的长宽比。

[0064] 其中,薄膜晶体管的长宽比为薄膜晶体管的长度与薄膜晶体管的水平宽度的比值。薄膜晶体管的长度为薄膜晶体管中栅极、源极和漏极间的沟道长度,薄膜晶体管的水平宽度为薄膜晶体管中栅极、源极和漏极间的沟道的水平宽度。

[0065] 图6为薄膜晶体管长宽比示意图,如图6所示,薄膜晶体管中沟道的长度为W,沟道的水平长度为L,即薄膜晶体管的长宽比为W/L。

[0066] 其中,增大薄膜晶体管的长宽比,可增大薄膜晶体管的充电率。相反的,减少薄膜晶体管的长宽比,可减少薄膜晶体管的充电率。对应的,薄膜晶体管的长宽比与充电率的关系如下式:

$$[0067] \quad I_{charge} = I_{ds} = \mu \cdot C_{ox} \cdot \frac{W}{L} (V_{gs} - V_{th}) \cdot V_{ds}$$

[0068] 其中, I_{charge} 表示薄膜晶体管的充电率, I_{ds} 表示薄膜晶体管中漏极和源极之间的电流, μ 表示电子迁移率, C_{ox} 表示薄膜晶体管中Gate到Channel的电容,W表示薄膜晶体管的长度,L表示薄膜晶体管的水平宽度, V_{gs} 表示薄膜晶体管中栅极和源极之间的电压, V_{th} 表示薄膜晶体管的阈值电压, V_{ds} 表示薄膜晶体管中漏极和源极之间的电压。

[0069] 图7为一实施例的液晶显示面板的制造方法流程图,如图7所示,在形成薄膜晶体管的过程中,包括步骤S200和S201:

[0070] S200,将各薄膜晶体管的长度设计为相同的长度;

[0071] S201,将第一像素列的水平宽度设计得比第二像素列的水平宽度小。

[0072] 其中,将第一像素列D1对应的水平宽度设计得比第二像素列D2对应的水平宽度小,而保持各薄膜晶体管的长度相同,得到的第一像素列D1各薄膜晶体管的长宽比大于第二像素列D2各薄膜晶体管的长宽比。

[0073] 图8为另一实施例的液晶显示面板的制造方法流程图,如图8所示,在形成薄膜晶体管的过程中,包括步骤S300和S301:

[0074] S300,将各薄膜晶体管的水平宽度设计为相同的水平宽度;

[0075] S301,将第一像素列的长度设计得比第二像素列的长度大。

[0076] 其中,将第一像素列D1对应的长度设计得比第二像素列D2对应的长度小,而保持各玻璃基板图形的水平宽度相同,得到的第一像素列D1各薄膜晶体管的长宽比大于第二像素列D2各薄膜晶体管的长宽比。

[0077] 在其中一个实施例中,第一像素列D1中薄膜晶体管的长宽比比第二像素列D2中薄膜晶体管的长宽比大5%到18%。

[0078] 上述的液晶显示面板的制造方法,通过在玻璃基板上形成不同的第一像素列D1中各像素单元的薄膜晶体管的充电率和第二像素列D2中各像素单元的薄膜晶体管的充电率,以使第一像素列D1与第二像素列D2在接收到同一驱动信号的不同分时部分时,呈现的亮度

一致,基于此消除第一像素列D1与第二像素列D2的显示亮度差,以消除显示器中出现的垂直亮暗线,提高显示器的显示品质。

[0079] 以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。

[0080] 以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明的保护范围应以所附权利要求为准。




图1




图2




图3




图4




图5




图6




图7




图8

专利名称(译)	显示面板及液晶显示面板的制造方法		
公开(公告)号	CN109509440A	公开(公告)日	2019-03-22
申请号	CN201810720846.0	申请日	2018-07-02
[标]申请(专利权)人(译)	惠科股份有限公司 重庆惠科金渝光电科技有限公司		
申请(专利权)人(译)	惠科股份有限公司 重庆惠科金渝光电科技有限公司		
当前申请(专利权)人(译)	惠科股份有限公司 重庆惠科金渝光电科技有限公司		
[标]发明人	高嘉志		
发明人	高嘉志		
IPC分类号	G09G3/36		
CPC分类号	G09G3/3607 G09G3/3648		
代理人(译)	王宁		
外部链接	Espacenet SIPO		

摘要(译)

本发明涉及一种显示面板及液晶显示面板的制造方法，应用于具有半源极驱动模块的显示系统中，提供了薄膜晶体管的充电率不同的第一像素列中的像素单元和第二像素列中的像素单元，使得第一像素列与第二像素列在接收到同一驱动信号的不同分时部分时，呈现的亮度一致。基于此，在实际驱动信号驱动下，消除第一像素列与第二像素列的显示亮度差，以消除垂直亮暗线，以提高显示器的显示品质。

