



(12)发明专利申请

(10)申请公布号 CN 110928090 A

(43)申请公布日 2020.03.27

(21)申请号 201911269916.6

(22)申请日 2019.12.11

(71)申请人 深圳市华星光电半导体显示技术有限公司

地址 518132 广东省深圳市光明新区公明街道塘明大道9-2号

(72)发明人 曹武

(74)专利代理机构 深圳紫藤知识产权代理有限公司 44570

代理人 远明

(51)Int.Cl.

G02F 1/1362(2006.01)

G02F 1/1343(2006.01)


权利要求书2页 说明书8页 附图4页

(54)发明名称

阵列基板和液晶显示面板

(57)摘要

本发明提供一种阵列基板和液晶显示面板，阵列基板包括数据线、扫描线、共享电极线和像素，多条数据线沿竖直方向间隔分布；多条扫描线沿水平方向间隔分布；共享电极线与数据线平行，且位于相邻数据线之间；多个像素呈阵列分布，像素包括第一子像素、第二子像素和第三子像素；其中，在像素中，对应靠近数据线的第一区域、靠近扫描线的第二区域、共享电极线所在的第三区域、以及相邻行像素间的第四区域内设置有屏蔽电极，且屏蔽电极对应第一子像素的设置密度，小于对应第三子像素的设置密度。通过减小第一子像素中的屏蔽电极密度，减小了液晶显示面板的暗态漏光现象。



1. 一种阵列基板,其特征在于,包括:
数据线,多条所述数据线沿竖直方向间隔分布;
扫描线,多条所述扫描线沿水平方向间隔分布;
共享电极线,与所述数据线平行,且位于相邻所述数据线之间;
像素,多个所述像素呈阵列分布,所述像素包括第一子像素、第二子像素和第三子像素;

其中,在所述像素中,对应靠近所述数据线的第一区域、靠近所述扫描线的第二区域、所述共享电极线所在的第三区域、以及相邻行像素间的第四区域内设置有屏蔽电极,且所述屏蔽电极对应所述第一子像素的设置密度,小于对应所述第三子像素的设置密度。

2. 如权利要求1所述的阵列基板,其特征在于,对应所述第二子像素和所述第三子像素,所述屏蔽电极在四个区域内均有设置,对应所述第一子像素,所述屏蔽电极在四个区域中的至少部分区域未设置。

3. 如权利要求2所述的阵列基板,其特征在于,对应所述第一子像素,在所述第一区域、所述第二区域、所述第三区域设置有所述屏蔽电极,在所述第四区域内的至少部分区域未设置所述屏蔽电极。

4. 如权利要求2所述的阵列基板,其特征在于,对应所述第一子像素,在所述第一区域、所述第二区域、所述第四区域设置有所述屏蔽电极,在所述第三区域内的至少部分区域未设置所述屏蔽电极。

5. 如权利要求2所述的阵列基板,其特征在于,对应所述第一子像素,在所述第二区域、所述第三区域、所述第四区域设置有所述屏蔽电极,在所述第一区域内的至少部分区域未设置所述屏蔽电极。

6. 如权利要求2所述的阵列基板,其特征在于,对应所述第一子像素,在所述第一区域和所述第二区域设置有所述屏蔽电极、在所述第三区域内的至少部分区域、以及所述第四区域内的至少部分区域未设置所述屏蔽电极。

7. 如权利要求2所述的阵列基板,其特征在于,对应所述第一子像素,在所述第二区域和所述第四区域设置有所述屏蔽电极、在所述第一区域内的至少部分区域、以及所述第三区域内的至少部分区域未设置所述屏蔽电极。

8. 如权利要求2所述的阵列基板,其特征在于,对应所述第一子像素,在所述第二区域设置有所述屏蔽电极、在所述第一区域内的至少部分区域、所述第三区域内的至少部分区域、以及所述第四区域内的至少部分区域未设置所述屏蔽电极。

9. 如权利要求1所述的阵列基板,其特征在于,对应所述第三子像素,所述屏蔽电极在四个区域内均有设置,对应所述第一子像素和所述第二子像素,所述屏蔽电极在四个区域中的至少部分区域未设置。

10. 如权利要求9所述的阵列基板,其特征在于,所述屏蔽电极对应所述第二子像素的设置密度,大于或等于所述第一子像素的设置密度。

11. 如权利要求10所述的阵列基板,其特征在于,所述屏蔽电极对应所述第二子像素的设置位置,与对应所述第一子像素的设置位置相同。

12. 如权利要求1所述的阵列基板,其特征在于,所述屏蔽电极对应奇数行的第一子像素的设置密度,大于对应偶数行的第一子像素的设置密度。

13. 如权利要求1所述的阵列基板,其特征在于,所述屏蔽电极对应奇数列的第一子像素的设置密度,大于对应偶数列的第一子像素的设置密度。

14. 如权利要求1所述的阵列基板,其特征在于,所述屏蔽电极对应所有第一子像素的设置密度相同。

15. 一种液晶显示面板,其特征在于,包括相对设置的第一基板和第二基板,所述第一基板包括:

数据线,多条所述数据线沿竖直方向间隔分布;

扫描线,多条所述扫描线沿水平方向间隔分布;

共享电极线,与所述数据线平行,且位于相邻所述数据线之间;

像素,多个所述像素呈阵列分布,所述像素包括第一子像素、第二子像素和第三子像素;

其中,在所述像素中,对应靠近所述数据线的第一区域、靠近所述扫描线的第二区域、所述共享电极线所在的第三区域、以及相邻行像素间的第四区域内设置有屏蔽电极,且所述屏蔽电极对应所述第一子像素的设置密度,小于对应所述第三子像素的设置密度。

阵列基板和液晶显示面板

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种阵列基板和液晶显示面板。

背景技术

[0002] 现有液晶显示面板中会采用屏蔽电极来屏蔽数据线对像素电极的影响,然而,受限于工艺条件,屏蔽电极在刻蚀后截面呈梯形结构,梯形的侧边延伸方向与偏光片的偏振轴呈一定夹角,使得暗态时出现漏光现象,影响显示效果。尤其在屏蔽电极走线出现弯折、交叉的直角结构设计时更为明显。

[0003] 因此,现有的液晶显示面板存在暗态下漏光的技术问题,除工艺和膜质调整外,需要结构设计改进。

发明内容

[0004] 本发明提供一种阵列基板和液晶显示面板,以缓解现有的液晶显示面板中暗态下漏光的技术问题。

[0005] 为解决上述问题,本发明提供的技术方案如下:

[0006] 本发明提供一种阵列基板,包括:

[0007] 数据线,多条所述数据线沿竖直方向间隔分布;

[0008] 扫描线,多条所述扫描线沿水平方向间隔分布;

[0009] 共享电极线,与所述数据线平行,且位于相邻所述数据线之间;

[0010] 像素,多个所述像素呈阵列分布,所述像素包括第一子像素、第二子像素和第三子像素;

[0011] 其中,在所述像素中,对应靠近所述数据线的第一区域、靠近所述扫描线的第二区域、所述共享电极线所在的第三区域、以及相邻行像素间的第四区域内设置有屏蔽电极,且所述屏蔽电极对应所述第一子像素的设置密度,小于对应所述第三子像素的设置密度。

[0012] 在本发明的阵列基板中,对应所述第二子像素和所述第三子像素,所述屏蔽电极在四个区域内均有设置,对应所述第一子像素,所述屏蔽电极在四个区域中的至少部分区域未设置。

[0013] 在本发明的阵列基板中,对应所述第一子像素,在所述第一区域、所述第二区域、所述第三区域设置有所述屏蔽电极,在所述第四区域内的至少部分区域未设置所述屏蔽电极。

[0014] 在本发明的阵列基板中,对应所述第一子像素,在所述第一区域、所述第二区域、所述第四区域设置有所述屏蔽电极,在所述第三区域内的至少部分区域未设置所述屏蔽电极。

[0015] 在本发明的阵列基板中,对应所述第一子像素,在所述第二区域、所述第三区域、所述第四区域设置有所述屏蔽电极,在所述第一区域内的至少部分区域未设置所述屏蔽电极。

[0016] 在本发明的阵列基板中,对应所述第一子像素,在所述第一区域和所述第二区域设置有所述屏蔽电极、在所述第三区域内的至少部分区域、以及所述第四区域内的至少部分区域未设置所述屏蔽电极。

[0017] 在本发明的阵列基板中,对应所述第一子像素,在所述第二区域和所述第四区域设置有所述屏蔽电极、在所述第一区域内的至少部分区域、以及所述第三区域内的至少部分区域未设置所述屏蔽电极。

[0018] 在本发明的阵列基板中,对应所述第一子像素,在所述第二区域设置有所述屏蔽电极、在所述第一区域内的至少部分区域、所述第三区域内的至少部分区域、以及所述第四区域内的至少部分区域未设置所述屏蔽电极。

[0019] 在本发明的阵列基板中,对应所述第三子像素,所述屏蔽电极在四个区域内均有设置,对应所述第一子像素和所述第二子像素,所述屏蔽电极在四个区域中的至少部分区域未设置。

[0020] 在本发明的阵列基板中,所述屏蔽电极对应所述第二子像素的设置密度,大于或等于所述第一子像素的设置密度。

[0021] 在本发明的阵列基板中,所述屏蔽电极对应所述第二子像素的设置位置,与对应所述第一子像素的设置位置相同。

[0022] 在本发明的阵列基板中,所述屏蔽电极对应奇数行的第一子像素的设置密度,大于对应偶数行的第一子像素的设置密度。

[0023] 在本发明的阵列基板中,所述屏蔽电极对应奇数列的第一子像素的设置密度,大于对应偶数列的第一子像素的设置密度。

[0024] 在本发明的阵列基板中,所述屏蔽电极对应所有第一子像素的设置密度相同。

[0025] 本发明还提供一种液晶显示面板,包括相对设置的第一基板和第二基板,所述第一基板包括:

[0026] 数据线,多条所述数据线沿竖直方向间隔分布;

[0027] 扫描线,多条所述扫描线沿水平方向间隔分布;

[0028] 共享电极线,与所述数据线平行,且位于相邻所述数据线之间;

[0029] 像素,多个所述像素呈阵列分布,所述像素包括第一子像素、第二子像素和第三子像素;

[0030] 其中,在所述像素中,对应靠近所述数据线的第一区域、靠近所述扫描线的第二区域、所述共享电极线所在的第三区域、以及相邻行像素间的第四区域内设置有屏蔽电极,且所述屏蔽电极对应所述第一子像素的设置密度,小于对应所述第三子像素的设置密度。

[0031] 本发明的有益效果为:本发明提供一种阵列基板和液晶显示面板,阵列基板包括数据线、扫描线、共享电极线和像素,多条所述数据线沿竖直方向间隔分布;多条所述扫描线沿水平方向间隔分布;共享电极线与所述数据线平行,且位于相邻所述数据线之间;多个所述像素呈阵列分布,所述像素包括第一子像素、第二子像素和第三子像素;其中,在所述像素中,对应靠近所述数据线的第一区域、靠近所述扫描线的第二区域、所述共享电极线所在的第三区域、以及相邻行像素间的第四区域内设置有屏蔽电极,且所述屏蔽电极对应所述第一子像素的设置密度,小于对应所述第三子像素的设置密度。通过减小第一子像素中的屏蔽电极密度,减少了第一子像素暗态漏光强度,从而减小了整个液晶显示面板的暗态

漏光现象。

附图说明

[0032] 下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。

[0033] 图1为本发明实施例提供的阵列基板的平面结构示意图。

[0034] 图2为本发明实施例提供的阵列基板中第一金属层的平面结构示意图。

[0035] 图3为本发明实施例提供的阵列基板中源漏极层的平面结构示意图。

[0036] 图4为本发明实施例提供的阵列基板中像素电极层的平面结构示意图。

[0037] 图5为现有技术中阵列基板的平面结构示意图。

具体实施方式

[0038] 下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。

[0039] 在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。

[0040] 在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。

[0041] 在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。

[0042] 下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的

关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

[0043] 发明提供一种阵列基板和液晶显示面板,以缓解现有的液晶显示面板中暗态下漏光的技术问题。

[0044] 在本发明中,阵列基板包括数据线、扫描线、共享电极线和像素,多条数据线沿竖直方向间隔分布;多条扫描线沿水平方向间隔分布;共享电极线与数据线平行,且位于相邻数据线之间;多个像素呈阵列分布,像素包括第一子像素、第二子像素和第三子像素;其中,在像素中,对应靠近数据线的第一区域、靠近扫描线的第二区域、共享电极线所在的第三区域、以及相邻行像素间的第四区域内设置有屏蔽电极,且屏蔽电极对应第一子像素的设置密度,小于对应第三子像素的设置密度。

[0045] 如图1所示,为本发明实施例提供的阵列基板的平面结构示意图,该图中示出了阵列基板中各膜层的叠加效果,包括层叠设置的有源层、第一金属层101、源漏极层102和像素电极103,图1中的像素包括第一子像素11、第二子像素12和第三子像素13。图2至图4分别为各膜层的平面结构示意图,为方便表示,仅示出了第一子像素11中的结构。下面结合图1至图4对阵列基板进行说明。

[0046] 在本实施例中,如图1所示,阵列基板包括自下而上层叠设置的衬底、缓冲层、有源层、第一栅极绝缘层、第一金属层101、第二栅极绝缘层、第二金属层、层间介质层、源漏极层102、平坦化层和像素电极层103。

[0047] 衬底通常为刚性衬底如玻璃、透明树脂等,也可以为柔性衬底,如聚酰亚胺,本发明对衬底的结构不做限制。

[0048] 缓冲层形成在衬底的一侧,缓冲层的材料可为氧化硅、氮化硅等无机材料。

[0049] 有源层形成在缓冲层上,有源层的材料为金属氧化物,例如铟镓锌氧化物(IGZO),但不以此为限,还可以是铝锌氧化物(AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In₂O₃)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。此外,有源层还可以是多晶硅材料或其它材料。

[0050] 第一栅极绝缘层形成在有源层上,栅极绝缘层的材料可为氧化硅、氮化硅等无机材料。

[0051] 第一金属层101形成在第一栅极绝缘层上,第一金属层101的材料可为钼、铝、铜,但不以此为限,还可以是铬、钨、钛、钽以及包含它们的合金等材料,在此不对其材料做特殊限定。如图2所示,第一金属层101经过蚀刻工艺图案化形成各薄膜晶体管的栅极、存储电容的第一极板、扫描线201和屏蔽电极202,其中同一行像素中各子像素的栅极连接同一条扫描线201。

[0052] 第二栅极绝缘层形成在第一金属层101上,第二栅极绝缘层的材料可为氧化硅、氮化硅等无机材料。

[0053] 第二金属层形成在第二栅极绝缘层上,第二金属层的材料可为钼、铝、铜,但不以此为限,还可以是铬、钨、钛、钽以及包含它们的合金等材料,在此不对其材料做特殊限定。第二金属层图案化形成存储电容的第二极板。

[0054] 层间介质层形成在第二金属层上,层间介质层材料可为氧化硅或氮化硅等无机材料。

[0055] 源漏极层102形成在层间介质层上,源漏极层102的材料可为钼、铝、铜,但不以此为限,还可以是铬、钨、钛、钽以及包含它们的合金等材料,如图3所示,源漏极层102经蚀刻工艺图案化形成各薄膜晶体管的源极和漏极、数据线301和共享电极线302,其中同一列子像素中各薄膜晶体管的漏极与该列子像素左右两列的数据线301连接。

[0056] 平坦化层形成在源漏极层102上,平坦化层的材料可以是光刻胶,通过涂布的方式形成在源漏极层102上。

[0057] 像素电极层103形成在平坦化层上,并通过过孔与源漏极层102连接。如图4所示,像素电极层103图案化形成像素电极401公共电极线402。

[0058] 本发明中,阵列基板包括多条数据线301,多条数据线沿竖直方向间隔分布,还包括多条扫描线201,多条扫描线沿水平方向间隔分布,数据线301和扫描线201交叉垂直排列,共享电极线302与数据线301平行,且位于相邻的数据线301之间。

[0059] 阵列基板中还包括多个像素,多个像素呈阵列分布,在扫描线201和数据线301的驱动下进行显示。每个像素均包括第一子像素11、第二子像素12以及第三子像素13,在本发明中,第一子像素11为红色子像素,第二子像素12为绿色子像素,第三子像素13为蓝色子像素。

[0060] 以R代表红色子像素、G代表绿色子像素、B代表蓝色子像素,则在同一行像素中,各子像素的排列分别为“RGBRGBRGB...”,其中每行像素中的各子像素连接同一条扫描线201。同一列子像素的种类相同,且每列子像素分别连接到与该列子像素左右相邻的数据线301。在各子像素需要显示时,扫描线201逐行进行扫描,控制各像素逐行打开,再通过数据线301输入信号,使得各列像素发光显示。

[0061] 第一子像素11包括主像素区和辅像素区,如图1所示,主像素区为扫描线201上方的区域,辅像素区为扫描线201下方的区域,像素电极401包括位于主像素区和辅像素区的两部分,各部分均包括呈十字交叉型的主干部和与主干道连接的分支部,主干道将每部分像素电极401分成四个显示畴,主像素区和辅像素区的两部分包括八个显示畴。

[0062] 扫描线201通过开关晶体管20控制主像素区和辅像素区内子像素的显示,共享电极线302通过共享电容30控制辅像素区内的子像素,使其电位降低,实现主像素区和辅像素区差异显示。

[0063] 屏蔽电极202形成在第一金属层101中,用于屏蔽阵列基板中的侧向电场。通常情况下,像素电极401与数据线301之间、像素电极401与扫描线201之间、相邻行像素的像素电极401之间均会产生侧向电场,因此需要设置屏蔽电极202。此外,共享电极线302与有源层之间通常也设置有屏蔽电极202。

[0064] 如图2所示,在像素中,可以设置屏蔽电极202的区域,包括靠近数据线301的第一区域21、靠近扫描线201的第二区域22、共享电极线302所在的第三区域23、以及相邻行像素间的第四区域24。图2中示出了第一子像素11内的屏蔽电极202,在本实施例中,屏蔽电极202对应第一子像素11的设置密度,小于对应第三子像素13的设置密度。

[0065] 如图5所示,为现有技术中阵列基板的平面结构示意图。现有技术中,第一子像素11、第二子像素12以及第三子像素13中,屏蔽电极202的设置方式相同,在第一区域21、第二区域22、第三区域23和第四区域24中均设置有屏蔽电极202。其中,在主像素区中,第一区域21、第二区域22和第三区域23中的屏蔽电极202围成环形结构,能屏蔽数据线301中高压高

频的跳变电场对像素电极401的耦合影响,使得像素电压更稳定,防止串扰或画面品味降低甚至异常的产生。而再加上第四区域24中的屏蔽电极202,四个区域中的屏蔽电极202在整个像素中呈现网状结构,除有降低阻抗,稳压信号的作用之外,还可以防止共享电极线302下方有源层光电流效应影响面板品味。

[0066] 然而,屏蔽电极202在现有的制备过程中,受工艺限制,形成的屏蔽电极202的截面为梯形,当梯形侧边的延伸方向与偏光片的偏振轴在一定夹角范围内时,会造成液晶显示面板暗态下的漏光情况,且对于红色子像素,漏光强度最大,漏光情况最为严重,对暗态的损害最明显,需要改善。

[0067] 本实施例中,屏蔽电极202对应第一子像素11的设置密度,小于对应第三子像素13的设置密度。由于第一子像素11的漏光最严重,在第一子像素11中,屏蔽电极202设置的数量较少,则漏光的强度降低,减少了第一子像素11暗态漏光强度,从而减小了整个液晶显示面板的暗态漏光现象,而第三子像素13的漏光情况较轻,在第三子像素13中,屏蔽电极202设置的数量较多,保证了对侧向电场的屏蔽作用。通过合理设置各子像素中屏蔽电极202的设置密度,同时实现了屏蔽侧向电场和改善暗态漏光的作用。

[0068] 第一子像素11的设置密度小于第三子像素13的设置密度,可以有多种方式。在一种实施例中,对应第二子像素12和第三子像素13,屏蔽电极202在四个区域内均有设置,对应第一子像素11,屏蔽电极202在四个区域中的至少部分区域未设置。

[0069] 在一种实施例中,如图1和图2所示,对应第一子像素11,在第一区域21、第二区域22、第三区域23设置有屏蔽电极202,在第四区域24内的至少部分区域未设置屏蔽电极202。在主像素区和辅像素区中均包括第四区域24,可以仅在主像素区中的第四区域24中不设置屏蔽电极202,或者仅在辅像素区中的第四区域24中不设置屏蔽电极202,也可以在所有的第四区域24中均不设置屏蔽电极202,以此改善相邻行的像素之间的暗态漏光情况。

[0070] 在一种实施例中,对应第一子像素11,在第一区域21、第二区域22、第四区域23设置有屏蔽电极202,在第三区域23内的至少部分区域未设置屏蔽电极202。在主像素区和辅像素区中均包括第三区域23,可以仅在主像素区中的第三区域23中不设置屏蔽电极202,或者仅在辅像素区中的第三区域23中不设置屏蔽电极202,也可以在所有的第三区域23中均不设置屏蔽电极202,以此改善各子像素中部的暗态漏光情况。

[0071] 在一种实施例中,对应第一子像素11,在第二区域22、第三区域23、第四区域24设置有屏蔽电极202,在第一区域21内的至少部分区域未设置屏蔽电极202。在主像素区和辅像素区中均包括第一区域21,可以仅在主像素区中的第一区域21中不设置屏蔽电极202,或者仅在辅像素区中的第一区域21中不设置屏蔽电极202,也可以在所有的第一区域21中均不设置屏蔽电极202,以此改善每条扫描线201附近的暗态漏光情况。

[0072] 在一种实施例中,对应第一子像素11,在第一区域21和第二区域22设置有屏蔽电极202、在第三区域23内的至少部分区域、以及第四区域24内的至少部分区域未设置屏蔽电极202。通过减少第三区域23和第四区域24内的屏蔽电极202数量,改善了各子像素中部以及相邻行像素之间的暗态漏光情况。

[0073] 在一种实施例中,对应第一子像素11,在第二区域22和第四区域24设置有屏蔽电极202、在第一区域21内的至少部分区域、以及第三区域23内的至少部分区域未设置屏蔽电极202。通过减少第一区域21和第三区域23内的屏蔽电极202数量,改善了每条扫描线201附

近以及各子像素中部的暗态漏光情况。

[0074] 在一种实施例中,对应第一子像素11,在第二区域22设置有屏蔽电极202、在第一区域21内的至少部分区域、第三区域23内的至少部分区域、以及第四区域内24的至少部分区域未设置屏蔽电极202。通过减少第一区域21、第三区域23和第四区域24内的屏蔽电极202数量,改善了每条扫描线201附近、各子像素中部以及相邻行像素之间的暗态漏光情况。

[0075] 在一种实施例中,对应第三子像素13,屏蔽电极202在四个区域内均有设置,对应第一子像素11和第二子像素12,屏蔽电极202在四个区域中的至少部分区域未设置。在上述实施例中,对第二子像素12中的屏蔽电极202未做改动。第二子像素12漏光情况较弱,但也可以对第二子像素12中屏蔽电极202设置方式进行改进,从而在一定程度上解决漏光情况。

[0076] 在一种实施例中,屏蔽电极202对应第二子像素202的设置密度,大于或等于第一子像素11的设置密度。第二子像素202内屏蔽电极202的设置方式,与上述实施例中第一子像素11的设置方式类似,当设置密度大于第一子像素11的设置密度时,即第二子像素12中屏蔽电极202设置的区域数量,大于第一子像素11中屏蔽电极202设置的区域数量。当设置密度等于第一子像素11的设置密度时,屏蔽电极202对应第二子像素12的设置位置,与对应第一子像素11的设置位置相同,在制作时工艺较简单。在第一子像素11和第二子像素12中的屏蔽电极202,可以分别设置在相同的区域内,也可以设置在不同的区域,本领域的设计人员可根据需要,合理设置屏蔽电极202在第一子像素11和第二子像素12中的设置区域。

[0077] 在一种实施例中,屏蔽电极202对应奇数行的第一子像素11的设置密度,大于对应偶数行的第一子像素11的设置密度。在整个阵列基板中,对设置有屏蔽电极202的第一子像素11间隔排列,可以改善奇数行中像素的漏光情况,同时也保证了偶数行像素中电场的屏蔽效果。当然,也可以将对应偶数行的第一子像素11的设置密度,大于对应奇数行的第一子像素11的设置密度,原理相似。

[0078] 在一种实施例中,屏蔽电极202对应奇数列的第一子像素11的设置密度,大于对应偶数列的第一子像素11的设置密度。在整个阵列基板中,对设置有屏蔽电极202的第一子像素11间隔排列,可以改善奇数列中像素的漏光情况,同时也保证了偶数列像素中电场的屏蔽效果。当然,也可以将对应偶数列行的第一子像素11的设置密度,大于对应奇数列的第一子像素11的设置密度,原理相似。

[0079] 在一种实施例中,屏蔽电极202对应所有第一子像素11的设置密度相同。此时,整个面板中的漏光强度均得到改善。

[0080] 本发明还提供一种液晶显示面板,包括相对设置的第一基板和第二基板,第一基板包括:

[0081] 数据线,多条数据线沿竖直方向间隔分布;

[0082] 扫描线,多条扫描线沿水平方向间隔分布;

[0083] 共享电极线,与数据线平行,且位于相邻数据线之间;

[0084] 像素,多个像素呈阵列分布,像素包括第一子像素、第二子像素和第三子像素;

[0085] 其中,在像素中,对应靠近数据线的第一区域、靠近扫描线的第二区域、共享电极线所在的第三区域、以及相邻行像素间的第四区域内设置有屏蔽电极,且屏蔽电极对应第一子像素的设置密度,小于对应第三子像素的设置密度。

[0086] 本发明的液晶显示面板中,第一基板为阵列基板,第二基板为彩膜基板,阵列基板

和彩膜基板对盒设置,中间填充有液晶。此外,对于COA型液晶显示面板,本发明同样适用。

[0087] 在一种实施例中,对应第二子像素和第三子像素,屏蔽电极在四个区域内均有设置,对应第一子像素,屏蔽电极在四个区域中的至少部分区域未设置。

[0088] 在一种实施例中,对应第一子像素,在第一区域、第二区域、第三区域设置有屏蔽电极,在第四区域内的至少部分区域未设置屏蔽电极。

[0089] 在一种实施例中,对应第一子像素,在第一区域、第二区域、第四区域设置有屏蔽电极,在第三区域内的至少部分区域未设置屏蔽电极。

[0090] 在一种实施例中,对应第二子像素,在第一区域、第三区域、第四区域设置有屏蔽电极,在第一区域内的至少部分区域未设置屏蔽电极。

[0091] 在一种实施例中,对应第一子像素,在第一区域和第二区域设置有屏蔽电极、在第三区域内的至少部分区域、以及第四区域内的至少部分区域未设置屏蔽电极。

[0092] 在一种实施例中,对应第一子像素,在第二区域和第四区域设置有屏蔽电极、在第一区域内的至少部分区域、以及第三区域内的至少部分区域未设置屏蔽电极。

[0093] 在一种实施例中,对应第一子像素,在第二区域设置有屏蔽电极、在第一区域内的至少部分区域、第三区域内的至少部分区域、以及第四区域内的至少部分区域未设置屏蔽电极。

[0094] 在一种实施例中,对应第三子像素,屏蔽电极在四个区域内均有设置,对应第一子像素和第二子像素,屏蔽电极在四个区域中的至少部分区域未设置。

[0095] 在一种实施例中,屏蔽电极对应第二子像素的设置密度,大于或等于第一子像素的设置密度。

[0096] 在一种实施例中,屏蔽电极对应第二子像素的设置位置,与对应第一子像素的设置位置相同。

[0097] 在一种实施例中,屏蔽电极对应奇数行的第一子像素的设置密度,大于对应偶数行的第一子像素的设置密度。

[0098] 在一种实施例中,屏蔽电极对应奇数列的第一子像素的设置密度,大于对应偶数列的第一子像素的设置密度。

[0099] 在一种实施例中,屏蔽电极对应所有第一子像素的设置密度相同。

[0100] 根据上述实施例可知:

[0101] 本发明提供一种阵列基板和液晶显示面板,阵列基板包括数据线、扫描线、共享电极线和像素,多条数据线沿竖直方向间隔分布;多条扫描线沿水平方向间隔分布;共享电极线与数据线平行,且位于相邻数据线之间;多个像素呈阵列分布,像素包括第一子像素、第二子像素和第三子像素;其中,在像素中,对应靠近数据线的第一区域、靠近扫描线的第二区域、共享电极线所在的第三区域、以及相邻行像素间的第四区域内设置有屏蔽电极,且屏蔽电极对应第一子像素的设置密度,小于对应第三子像素的设置密度。通过减小第一子像素中的屏蔽电极密度,减少了第一子像素暗态漏光强度,从而减小了整个液晶显示面板的暗态漏光现象。

[0102] 综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。


101

图2


102

图3




图4




图5

专利名称(译)	阵列基板和液晶显示面板		
公开(公告)号	CN110928090A	公开(公告)日	2020-03-27
申请号	CN201911269916.6	申请日	2019-12-11
[标]申请(专利权)人(译)	深圳市华星光电技术有限公司		
[标]发明人	曹武		
发明人	曹武		
IPC分类号	G02F1/1362 G02F1/1343		
CPC分类号	G02F1/1343 G02F1/1362 G02F1/136286 G02F2001/136218		
外部链接	Espacenet SIPO		

摘要(译)

本发明提供一种阵列基板和液晶显示面板，阵列基板包括数据线、扫描线、共享电极线和像素，多条数据线沿竖直方向间隔分布；多条扫描线沿水平方向间隔分布；共享电极线与数据线平行，且位于相邻数据线之间；多个像素呈阵列分布，像素包括第一子像素、第二子像素和第三子像素；其中，在像素中，对应靠近数据线的第一区域、靠近扫描线的第二区域、共享电极线所在的第三区域、以及相邻行像素间的第四区域内设置有屏蔽电极，且屏蔽电极对应第一子像素的设置密度，小于对应第三子像素的设置密度。通过减小第一子像素中的屏蔽电极密度，减小了液晶显示面板的暗态漏光现象。

