

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G02F 1/136 (2006.01)

G02F 1/1362 (2006.01)

H01L 27/105 (2006.01)



[12] 实用新型专利说明书

专利号 ZL 200820074772.X

[45] 授权公告日 2009年2月18日

[11] 授权公告号 CN 201196721Y

[22] 申请日 2008.5.16

[21] 申请号 200820074772.X

[73] 专利权人 天津力伟创科技有限公司

地址 300384 天津市华苑产业园区华天道2号火炬大厦5031室

[72] 发明人 范义 代永平 范伟

[74] 专利代理机构 天津市杰盈专利代理有限公司

代理人 赵庆


权利要求书1页 说明书3页 附图1页

[54] 实用新型名称

适于单层多晶硅 CMOS 工艺的 LCOS 像素单元结构

[57] 摘要

本实用新型涉及一种硅基液晶显示器像素单元器件结构领域。适于单层多晶硅 CMOS 工艺的 LCOS 像素单元器件结构，其特征在于，包括一个 N 型沟道金属氧化物半导体 (NMOS) 管和一个 p⁺ 型掺杂层 - 绝缘层 - 多晶硅 (p⁺ - i - P) 电容器；所述的 NMOS 管和 p⁺ - i - P 电容器置于 P 型硅衬底上，P 型硅衬底之上覆盖第 1 层绝缘层，第 2 层绝缘层设置在第 1 层绝缘层之上，第 3 层绝缘层设置在第 2 层绝缘层之上，像素电极设置在第 3 层绝缘层之上。本实用新型可以实现采用低成本的单层多晶硅 CMOS 半导体工艺制备 LCOS 芯片，还能够消除常规 MOS 电容器存在的阈值干扰现象。



1、适于单层多晶硅 CMOS 工艺的 LCOS 像素单元器件结构，其特征在于，包括一个 NMOS 管 (10) 和一个 p⁺-i-P 电容器 (3)，所述的 NMOS 管 (10) 和 p⁺-i-P 电容器 (3) 置于 P 型硅衬底 (1) 上，P 型硅衬底 (1) 之上覆盖第 1 层绝缘层 (13)，第 2 层绝缘层 (22) 设置在第 1 层绝缘层 (13) 之上，第 3 层绝缘层 (15) 设置在第 2 层绝缘层 (22) 之上，像素电极 (16) 设置在第 3 层绝缘层 (15) 之上。

2、根据权利要求 1 所述的适于单层多晶硅 CMOS 工艺的 LCOS 像素单元器件结构，其特征在于，p⁺-i-P 电容器的 p⁺型电极 (2)、NMOS 管的源极 (7)、NMOS 管的漏极 (11)、NMOS 管的背电极 (12) 设置在 P 型硅衬底 (1) 中。

3、根据权利要求 1 所述的适于单层多晶硅 CMOS 工艺的 LCOS 像素单元器件结构，其特征在于，p⁺-i-P 电容器的多晶硅电极 (4)、NMOS 管的栅极 (9) 设置在第 1 层绝缘层 (13) 之中。

4、根据权利要求 1 所述的适于单层多晶硅 CMOS 工艺的 LCOS 像素单元器件结构，其特征在于，地线 (14)、电容器-NMOS 管连接线 (6)、数据输入线 (20) 设置在第 2 层绝缘层 (22) 之中。

5、根据权利要求 1 所述的适于单层多晶硅 CMOS 工艺的 LCOS 像素单元器件结构，其特征在于，p⁺-i-P 电容器的多晶硅电极孔塞 (5) 穿过第 1 层绝缘层 (13) 连接电容器-NMOS 管连接线 (6) 与 p⁺-i-P 电容器的多晶硅电极 (4)，NMOS 管的源极孔塞 (8) 贯穿第 1 层绝缘层 (13) 连接电容器-NMOS 管连接线 (6) 与 NMOS 管的源极 (7)，NMOS 管的漏极孔塞 (19) 贯穿第 1 层绝缘层 (13) 连接数据输入线 (20) 与 NMOS 管的漏极 (11)。

6、根据权利要求 1 所述的适于单层多晶硅 CMOS 工艺的 LCOS 像素单元器件结构，其特征在于，挡光层 (21) 设置在第 3 层绝缘层 (15) 之中。

7、根据权利要求 1 或 6 所述的适于单层多晶硅 CMOS 工艺的 LCOS 像素单元器件结构，其特征在于，挡光层接地孔塞 1 (18) 贯穿第 1 层绝缘层 (13) 和第 2 层绝缘层 (22) 连接挡光层 (21)、地线 (14)、p⁺-i-P 电容器的 p⁺型电极 (2)，像素电极孔塞 (17) 贯穿第 1 层绝缘层 (13)、第 2 层绝缘层 (22)、第 3 层绝缘层 (15) 连接像素电极 (16) 和 p⁺-i-P 电容器的多晶硅电极 (4)，挡光层接地孔塞 2 (23) 贯穿第 1 层绝缘层 (13) 和第 2 层绝缘层 (22) 连接挡光层 (21)、地线 (14)、NMOS 管的背电极 (12)。

适于单层多晶硅 CMOS 工艺的 LCOS 像素单元结构

技术领域

本发明属于信息科学技术学科的微电子技术领域，特别是涉及一种硅基液晶显示器像素单元器件结构领域。

背景技术

硅基液晶显示器(LCOS, Liquid Crystal on Silicon)技术是液晶显示(LCD, Liquid Crystal Display)技术与互补金属氧化物半导体(CMOS, Complementary Metal Oxide Semiconductor)集成电路技术有机结合的反射型新型显示技术(Chris Chinnock, "Microdisplays and Manufacturing Infrastructure Mature at SID2000" 《Information Display》, 2000年9月, P18)。它首先在单晶硅片上运用CMOS工艺制作LCOS驱动硅基板,然后镀上表面光洁的金属层当作反射镜,最后将LCOS驱动硅基板与含有透明电极之上玻璃基板贴合,并灌入液晶材料形成反射式液晶屏,通过调制LCOS驱动硅基板上每个像素电极对入射光的反射程度实现(灰度)图像显示。

通常LCOS像素单元电路由1个N型沟道金属氧化物半导体(NMOS, N-channel Metal Oxide Semiconductor)晶体管和1个存贮电容器串联构成(R.Ishii, S.Katayama, H.Oka, S.yamazaki, S.lino "U. Efron, I. David, V. Sinelnikov, B. Apter "A CMOS/LCOS Image Transceiver Chip for Smart Goggle Applications" 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY》, 14卷,第2期,2004年2月, P269)。LCOS驱动硅基板通过NMOS晶体管定期(帧周期)向存贮电容器输入数据电荷,为了保持每帧周期内电容上的电荷泄漏小于5%(日本学术振兴会第142委员会编,黄锡珉,黄辉光,李之熔译,《液晶器件手册》,航空工业出版社,1992, P442),需要用高密度存储电容。在常规CMOS半导体工艺中,广泛使用双层多晶硅电容器结构,这种电容器的非线性和精度都很好,电容密度也较大,但在LCOS芯片工艺实现上较复杂:

- (1) 需要制作双层多晶硅;
- (2) 需要独立的存储电容器绝缘层图形光刻掩膜版;
- (3) 需要增加特殊的刻蚀整平工艺,包括增加光刻掩膜版和刻蚀工艺来消除双层多晶硅额外产生的芯片表面起伏等(詹娟,唐国洪,张佐兰,《大规模集成电路工艺原理》东南大学出版社,1990年10月第1版, P245~248)。

因此如何为LCOS像素单元建立合理的器件结构,既能够发挥单层多晶硅CMOS半导体工艺的低成本优势,又能够制备出合乎要求的高密度存储电容器,是目前LCOS显示技术的重要研究课题。

实用新型内容

本实用新型的目的在于克服现有技术的缺陷，提供一种新的适于单层多晶硅 CMOS 工艺的 LCOS 像素单元结构。

本实用新型的目的是这样实现的：

适于单层多晶硅 CMOS 工艺的 LCOS 像素单元结构，其特征在于，包括一个 N 型沟道金属氧化物半导体（NMOS，N-channel Metal Oxide Semiconductor）管（10）和一个 p⁺型掺杂层-绝缘层-多晶硅（p⁺-i-P，p type impurity-insulator-Poly Si）电容器（3）；所述的 NMOS 管（10）和 p⁺-i-P 电容器（3）置于 P 型硅衬底（1）上，P 型硅衬底（1）之上覆盖第 1 层绝缘层（13），第 2 层绝缘层（22）设置在第 1 层绝缘层（13）之上，第 3 层绝缘层（15）设置在第 2 层绝缘层（22）之上，像素电极（16）设置在第 3 层绝缘层（15）之上。

本实用新型的有益效果：

本实用新型所采用的 p⁺-i-P 材料结构存储电容器具备以下 2 个优点：

- （1）可以通过使用单层多晶硅 CMOS 半导体工艺制备 LCOS 芯片，从而降低制造成本；
- （2）p⁺型材料制作存储电容器的接地电极，消除了常规 MOS 电容器存在的阈值干扰现象，从而扩展了被存储信号的有效幅值。

附图说明

图 1 是 LCOS 像素单元器件物理结构平面示意图；其中：1：P 型硅衬底，2：p⁺-i-P 电容器的 p⁺型电极，3：p⁺-i-P 电容器，4：p⁺-i-P 电容器的多晶硅电极，5：p⁺-i-P 电容器的电极孔塞，6：电容器-NMOS 管连接线，7：NMOS 管的源极，8：NMOS 管的源极孔塞，9：NMOS 管的多晶硅栅极，11：NMOS 管的漏极，12：NMOS 管的背电极，14：地线，16：像素电极，17：像素电极孔塞，18：挡光层接地孔塞 1，19：NMOS 管的漏极孔塞，20：数据输入线，23：挡光层接地孔塞 2。

图 2 是图 1 的 AA'剖面示意图；其中：1：P 型硅衬底，2：p⁺-i-P 电容器的 p⁺型电极，3：p⁺-i-P 电容器，4：p⁺-i-P 电容器的多晶硅电极，5：p⁺-i-P 电容器的多晶硅电极孔塞，6：电容器-NMOS 管连接线，7：NMOS 管的源极，8：NMOS 管的源极孔塞，9：NMOS 管的多晶硅栅极，10：NMOS 管，11：NMOS 管的漏极，12：NMOS 管的背电极，13：第 1 层绝缘层，14：地线，15：第 3 层绝缘层，16：像素电极，17：像素电极孔塞，18：挡光层接地孔塞 1，19：NMOS 管的漏极孔塞，20：数据输入线，21：挡光层，22：第 2 层绝缘层，23：挡光层接地孔塞 2。

具体实施方式

下面结合附图对本实用新型的结构作进一步具体的说明：

参见附图 1 和图 2，适于单层多晶硅 CMOS 工艺的 LCOS 像素单元器件结构，其特征在于，包括一个 NMOS 管（10）和一个 p⁺-i-P 电容器（3）；所述的 NMOS 管（10）

和 p⁺-i-P 电容器 (3) 置于 P 型硅衬底 (1) 上, P 型硅衬底 (1) 之上覆盖第 1 层绝缘层 (13), 第 2 层绝缘层 (22) 设置在第 1 层绝缘层 (13) 之上, 第 3 层绝缘层 (15) 设置在第 2 层绝缘层 (22) 之上, 像素电极设置在第 3 层绝缘层 (15) 之上。

p⁺-i-P 电容器的 p⁺型电极 (2)、NMOS 管的源极 (7)、NMOS 管的漏极 (11)、NMOS 管的背电极 (12) 设置在 P 型硅衬底 (1) 中。

p⁺-i-P 电容器的多晶硅电极 (4)、NMOS 管的栅极 (9) 设置在第 1 层绝缘层 (13) 之中。

地线 (14)、电容器-NMOS 管连接线 (6)、数据输入线 (20) 设置在第 2 层绝缘层 (22) 之中。

p⁺-i-P 电容器的多晶硅电极孔塞 (5) 穿过第 1 层绝缘层 (13) 连接电容器-NMOS 管连接线 (6) 与 p⁺-i-P 电容器的多晶硅电极 (4), NMOS 管的源极孔塞 (8) 贯穿第 1 层绝缘层 (13) 连接电容器-NMOS 管连接线 (6) 与 NMOS 管的源极 (7), 所述的 NMOS 管的漏极孔塞 (19) 贯穿第 1 层绝缘层 (13) 连接数据输入线 (20) 与 NMOS 管的漏极 (11)。

挡光层 (21) 设置在第 3 层绝缘层 (15) 之中。

挡光层接地孔塞 1 (18) 贯穿第 1 层绝缘层 (13) 和第 2 层绝缘层 (22), 连接挡光层 (21)、地线 (14)、p⁺-i-P 电容器的 p⁺型电极 (2); 像素电极孔塞 (17) 贯穿第 1 层绝缘层 (13)、第 2 层绝缘层 (22)、第 3 层绝缘层 (15), 连接像素电极 (16) 和 p⁺-i-P 电容器的多晶硅电极 (4); 挡光层接地孔塞 2 (23) 贯穿第 1 层绝缘层 (13) 和第 2 层绝缘层 (22), 连接挡光层 (21)、地线 (14)、NMOS 管的背电极 (12)。




图 1




图 2

专利名称(译)	适于单层多晶硅CMOS工艺的LCOS像素单元结构		
公开(公告)号	CN201196721Y	公开(公告)日	2009-02-18
申请号	CN200820074772.X	申请日	2008-05-16
[标]申请(专利权)人(译)	天津力伟创科技有限公司		
申请(专利权)人(译)	天津力伟创科技有限公司		
当前申请(专利权)人(译)	深圳市长江力伟股份有限公司		
[标]发明人	范义 代永平 范伟		
发明人	范义 代永平 范伟		
IPC分类号	G02F1/136 G02F1/1362 H01L27/105		
代理人(译)	赵庆		
外部链接	Espacenet SIPO		

摘要(译)

本实用新型涉及一种硅基液晶显示器像素单元器件结构领域。适于单层多晶硅CMOS工艺的LCOS像素单元器件结构，其特征在于，包括一个N型沟道金属氧化物半导体(NMOS)管和一个p+型掺杂层 - 绝缘层 - 多晶硅(p+ - i - P)电容器；所述的NMOS管和p+ - i - P电容器置于P型硅衬底上，P型硅衬底之上覆盖第1层绝缘层，第2层绝缘层设置在第1层绝缘层之上，第3层绝缘层设置在第2层绝缘层之上，像素电极设置在第3层绝缘层之上。本实用新型可以实现采用低成本的单层多晶硅CMOS半导体工艺制备LCOS芯片，还能够消除常规MOS电容器存在的阈值干扰现象。

