



# [12] 发明专利说明书

[21] ZL 专利号 00120165.4

[45] 授权公告日 2004 年 2 月 25 日

[11] 授权公告号 CN 1139909C

[22] 申请日 2000.6.4 [21] 申请号 00120165.4

[30] 优先权

[32] 1999. 6. 4 [33] KR [31] 20721/1999

[71] 专利权人 权五敬

地址 韩国汉城

[72] 发明人 权五敬

审查员 田 虹

[74] 专利代理机构 北京市柳沈律师事务所


代理人 黄小临

权利要求书 1 页 说明书 16 页 附图 30 页

[54] 发明名称 液晶显示器的驱动器

[57] 摘要

本发明提供一种液晶显示器的栅极驱动器，具有较高的分辨率并能够以低成本制造。一种将视频信号施加到包括第一和第二板以及密封其间的液晶的液晶显示器的数据线的栅极驱动器，包括：移位寄存器，根据栅极脉冲时钟移动垂直同步信号脉冲；逻辑电路，选择性地接收移位寄存器的多个输出信号，对它们进行逻辑运算并输出它们；电平移位器，将逻辑电路的输出移动到预定的电平，以依次地输出它；以及输出缓冲器，依次地将电平移动的信号施加到扫描线。



1. 一种将驱动信号施加到  $n$  条液晶显示器扫描线的液晶显示器栅极驱动器，液晶显示器包括第一和第二板以及密封其间的液晶，在该液晶显示器中每条数据线与两列像素相连接，并且具有位于扫描线与数据线交叉位置处的第一和第二开关部分，其中：
- 5 第一开关部分，将视频信号施加到位于数据线一侧的像素列中的像素上，并且该第一开关部分被连接到其相应的扫描线和下一条扫描线上；和
- 第二开关部分，将视频信号施加到位于数据线另一侧的像素列中的像素上，并且该第二开关部分仅被连接到其相应的扫描线上，
- 10 其中该栅极驱动器包括：
- 移位寄存器，具有  $2n+2$  条通道并且根据栅极脉冲时钟移动垂直同步信号脉冲；
- 逻辑电路，选择性地接收移位寄存器的  $2n+2$  个输出信号，对它们进行
- 15 逻辑运算并输出  $n$  个信号；
- 电平移位器，将逻辑电路的输出移动到预定的电平，以依次地输出所移动的结果；以及
- 输出缓冲器，依次地将电平移动的信号施加到扫描线，和
- 20 当在水平周期中栅极驱动器把高电平施加到相应的扫描线时，将把水平周期分为两段，在水平周期的一段中栅极驱动器也将高电平施加到该相应扫描线的下一条扫描线，并且在水平周期的另一段中将低电平施加到相同的扫描线上。
2. 根据权利要求 1 的栅极驱动器，其中逻辑电路由 OR 门构成。
3. 根据权利要求 2 的栅极驱动器，其中每个 OR 门为 3 输入 OR 门。

## 液晶显示器的驱动器

## 5 技术领域

本申请涉及液晶显示器，特别涉及液晶显示器的驱动器，其中控制施加到相邻的两个扫描线的驱动信号使一个数据线将一个视频信号发送到两个像素，由此与常规的液晶显示器相比，将数据线的数量减少了一半。

## 10 背景技术

液晶显示器通常由上板和下板以及密封在两个板之间的液晶组成。上板有一个黑底矩阵、公共电极以及显示在其上形成的颜色的滤色层 R、G 和 B。在下板上，排列有数据线和栅极线，相互交叉，形成矩阵形的像素区。每个像素区包括一个薄膜晶体管和一个像素电极。

15 图 1 是一般的液晶显示器的剖面图。参考图 1，每一个由从扫描线(栅极线)延伸出的栅电极、由数据线延伸出的源和漏电极 S 和 D 组成的薄膜晶体管以矩阵形式排列在下板 1 上，具有预定的距离。连接到每个薄膜晶体管 2 的漏电极 D 的像素电极 2a 形成在每个像素区中。上板 3 有以网形形成在其上的黑底矩阵层 4，以阻止光线透射到除像素区 2a 之外的区域。显示颜色的 R、G、B 滤色层 5 形成在黑底矩阵层 4 之间。公共电极 6 形成在滤色层 5 和黑底矩阵层 4 上。

图 2 示出了常规液晶显示器的结构。参考图 2，液晶显示器包括由上板和下板以及密封其间以显示图像的液晶组成的显示板部分 21、由每个都将驱动信号在行方向施加到板部分 21 的栅极驱动器 GD 组成的栅极驱动器部分 22、以及由每个都将驱动信号在列方向提供到板部分 21 的源极驱动器 SD 组成的源极驱动器部分 23。

下面参考附图介绍常规的液晶显示器及其驱动电路。图 3 示出了常规液晶显示器的结构。参考图 3，多个扫描线 G1、G2、...、Gn-1、Gn 排列在行方向中，具有预定的距离，多个数据线 D1、D2、...、Dn-1、Dn 与扫描线交叉地排列着。薄膜晶体管 T1 形成在每个扫描线与每个数据线交叉的部分。像素电极 C<sub>i</sub> 连接到每个薄膜晶体管 T1。因此，驱动电压依次地施加到

扫描线以导通薄膜晶体管，对应数据线的信号电压通过导通的薄膜晶体管施加到像素电极。

图 4 示出了施加到常规液晶显示器扫描线的驱动信号的波形。参考图 4，驱动信号依次地施加到扫描线，从在一帧期间的第一个  $G_1$  开始到第  $n$  个  $G_n$ ，对应数据线的信号电压通过由对应的扫描线导通的薄膜晶体管传递到像素电极，由此显示一幅图像。

图 5A 示出了常规液晶显示器的源极驱动器的结构，图 5B 示出了源极驱动器的工作波形。显示在图 5A 中的源极驱动器为 384 通道 6 位驱动器。即，它有 R、G、B 数据项，每个为 6 位，它的列线数量为 384。参考图 5A，源极驱动器包括移位寄存器 51、采样锁存器 52、保持锁存器 53、数字/模拟 (D/A) 转换器 54 以及放大器 55。移位寄存器 51 根据源脉冲时钟 HCLK 移动水平同步信号脉冲 HSYNC，以将锁存时钟输出到采样锁存器 52。根据由移位寄存器 51 提供的锁存时钟，采样锁存器 52 按列线采样和锁存数字 R、G 和 B 数据项。

响应加载信号 LD，保持锁存器 53 同时接收并锁存由采样锁存器 52 锁存的 R、G 和 B 数据项。D/A 转换器 54 将存储在保持锁存器 53 中的数字 R、G 和 B 数据转换为模拟 R、G 和 B 数据信号。放大器 55 放大模拟 R、G 和 B 数据信号的电流，并将它们发送到数据线。即，对数字 R、G、B 数据采样和保持，转换为模拟 R、G 和 B 数据，然后进行电流放大准备输出。这里，如果保持锁存器 53 保持对应于第  $n$  行线的 R、G、B 数据，那么采样锁存器 52 采样第  $(n+1)$  行线的 R、G 和 B 数据。

图 6A 示出了常规液晶显示器的栅极驱动器的结构，图 6B 示出了栅极驱动器的输入和输出波形。参考图 6A，栅极驱动器由移位寄存器 61、电平移位器 62 以及输出缓冲器 63 组成。移位寄存器 61 根据栅极脉冲时钟 VCLK 移动垂直同步信号脉冲 VSYNC，以依次地启动扫描线。电平移位器 62 依次地电平移动施加到扫描线的信号，以将它输出到输出缓冲器 63。因此，依次地启动连接到输出缓冲器 63 的多个扫描线。

如上所述，在常规的液晶显示器中，驱动电压依次地施加到扫描线，以导通或截止每个都连接到每条数据线的薄膜晶体管，对应数据线的信号电压通过导通的薄膜晶体管传送到对应的像素区域，由此显示图像。

然而，以上提到的常规液晶显示器存在以下问题。当增加像素的数量

以实现大尺寸高清晰度液晶显示器时，它的驱动器的数量和尺寸也增加，从而提高了成本。这导致了诸如驱动器和板之间连接之类的新问题。

#### 发明内容

5 因此，本发明致力于一种能够基本上消除由于现有技术的局限和不足造成的一个或多个问题的液晶显示器的驱动器。

本发明的一个目的是提供一种驱动液晶显示器的驱动器，这种液晶显示器能够与常规液晶显示器相同清晰度地显示图像，而它的数据线仅为常规液晶显示器的数据线数量的一半，由此降低了成本。

10 根据本发明的一个方面，提供一种将驱动信号施加到  $n$  条液晶显示器扫描线的液晶显示器栅极驱动器，包括第一和第二板以及密封其间的液晶，其中在该液晶显示器中每条数据线与两列像素相连接，并且具有位于扫描线与数据线交叉位置处的第一和第二开关部分，其中：第一开关部分，将视频信号施加到位于数据线一侧的像素列中的像素上，并且该第一开关部分被连接到其相应的扫描线和下一条扫描线上；

15 和第二开关部分，将视频信号施加到位于数据线另一侧的像素列中的像素上，并且该第二开关部分仅被连接到其相应的扫描线上，和其中该栅极驱动器包括：移位寄存器，具有  $2n+2$  条通道并且根据栅极脉冲时钟移动垂直同步信号脉冲；逻辑电路，选择性地接收移位寄存器的  $2n+2$  个输出信号，对它们进行逻辑运算并输出

20  $n$  个信号；电平移位器，将逻辑电路的输出移动到预定的电平，以依次地输出所移动的结果；以及输出缓冲器，依次地将电平移的信号施加到扫描线，和当在水平周期中栅极驱动器把高电平施加到相应的扫描线时，将把水平周期分为两段，在水平周期的一段中栅极驱动器也将高电平施加到该相应扫描线的下一条扫描线，并且在水平周期的另一段中将低电平施加到

25 相同的扫描线上。

为达到本发明的目的，还提供一种具有第一和第二板以及密封其间的液晶的液晶显示器，包括：多个扫描线，在一个方向排列在第一板上；多个数据线，与扫描线交叉地排列在第一板上；第一和第二像素区，分别位于每个数据线的两侧；第一开关，选择性地将加载在对应数据线上的视频

30 信号传送到第一像素区；以及第二开关，选择性地将加载在数据线上的视频信号传送到第二像素区。

为达到本发明的目的，还提供一种驱动液晶显示器的源极驱动器，包括： $(n/3)$ 时钟移位寄存器，移位起始脉冲以输出锁存时钟；第一采样锁存器，根据由移位寄存器发送的锁存时钟，采样和锁存对应于 $2n$ 个列线之中奇数列线的数字视频信号；第二采样锁存器，根据由移位寄存器输出的锁存时钟，采样和锁存对应于 $2n$ 个列线之中偶数列线的数字视频信号；保持锁存器，根据第一加载信号，接收并锁存第一采样锁存器中存储的数据，并根据第二加载信号，接收并锁存第二采样锁存器中存储的数据；D/A转换器，将存储在保持锁存器中的、对应于奇数列线的数字视频信号或对应于偶数列线的数字视频信号转换为模拟数据信号；以及放大器，放大由D/A转换器提供的、对应于奇数列线的模拟视频信号或对应于偶数列线的模拟视频信号的电流。

应该理解本发明的简要介绍和以下的详细说明都为示例性的和说明性的，意在进一步说明所要求保护的发明。

#### 15 附图说明

为进一步理解本发明所提供的并引入作为本说明书组成部分的附图示出了本发明的实施例，并和说明部分一起用于介绍本发明的原理：

在附图中：

- 图 1 为一般液晶显示器的剖面图；
- 20 图 2 简要地示出了一般液晶显示器的结构；
- 图 3 示出了常规液晶显示器的结构；
- 图 4 示出了施加到常规液晶显示器的扫描线的驱动信号的波形；
- 图 5A 示出了常规液晶显示器的源极驱动器的结构；
- 图 5B 示出了常规液晶显示器的源极驱动器的工作波形；
- 25 图 5A 示出了常规液晶显示器的栅极驱动器的结构；
- 图 6B 示出了常规液晶显示器的栅极驱动器的工作波形；
- 图 7A 示出了根据本发明第一实施例的液晶显示器的结构；
- 图 7B 示出了施加到图 7A 的液晶显示器的扫描线的驱动信号的波形；
- 图 8A 示出了根据本发明第二实施例的液晶显示器的结构；
- 30 图 8B 示出了施加到图 8A 的液晶显示器的扫描线的驱动信号的波形；
- 图 9A 示出了根据本发明第三实施例的液晶显示器的结构；

- 图 9B 示出了施加到图 9A 的液晶显示器的扫描线的驱动信号的波形；  
图 10A 示出了根据本发明第四实施例的液晶显示器的结构；  
图 10B 示出了施加到图 10A 的液晶显示器的扫描线的驱动信号的波形；  
图 11A 示出了根据本发明第五实施例的液晶显示器的结构；  
5 图 11B 示出了施加到图 11A 的液晶显示器的扫描线的驱动信号的波形；  
图 12A 示出了根据本发明第六实施例的液晶显示器的结构；  
图 12B 示出了施加到图 12A 的液晶显示器的扫描线的驱动信号的波形；  
图 13A 示出了根据本发明第七实施例的液晶显示器的结构；  
图 13B 示出了施加到图 13A 的液晶显示器的扫描线的驱动信号的波形；  
10 图 14A 示出了根据本发明第八实施例的液晶显示器的结构；  
图 14B 示出了施加到图 14A 的液晶显示器的扫描线的驱动信号的波形；  
图 15A 示出了根据本发明的液晶显示器的源极驱动器的结构；  
图 15B 示出了图 15A 的源极驱动器的工作波形；  
图 16A 示出了根据本发明另一实施例的液晶显示器的源极驱动器的结  
15 构；  
图 16B 示出了图 16A 的源极驱动器的工作波形；  
图 17A 示出了根据本发明的液晶显示器的栅极驱动器的结构；  
图 17B 示出了图 17A 的液晶显示器的栅极驱动器的工作波形；  
图 18 示出了根据本发明液晶显示器的视频信号写顺序和视频信号的极  
20 性。

### 具体实施方式

现在对显示在附图中的本发明的优选实施例进行详细介绍。

根据本发明的液晶显示器特征在于，控制施加到相邻两个扫描线的驱  
25 动信号以使一个数据线将视频信号发送到位于其两侧的像素区，以减少数  
据线的数量。

图 7A 示出了根据本发明第一实施例的液晶显示器的结构。参考图 7A，  
多个扫描线 G1、G2、...、Gn-1、Gn 按行方向排列，而多个数据线 D1、D2、...、  
Dn-1、Dn 按列方向排列，与扫描线交叉。在每个扫描线与每个数据线交叉  
30 的部分，传送视频信号的第一和第二开关 71 和 73 分别位于数据线左侧和  
右侧的像素区。第一和第二像素电极 71c 和 73c 分别连接到第一和第二开

关 71 和 73。这里，每个第一和第二开关最好由 N 型或 P 型薄膜晶体管构成。

下面参考图 7A 的“X”部分详细介绍本发明的液晶显示器的结构。位于数据线 D1 左侧的第一开关 71 包括源极或漏极连接到数据线 D1 并且栅极连接到对应的扫描线 G1 的第一薄膜晶体管 71a，以及栅极连接到下一个扫描线 G2 的第二薄膜晶体管 71b，第二薄膜晶体管 71b 与第一薄膜晶体管 71a 串联。第二薄膜晶体管 71b 连接到第一像素电极 71c，以便根据第一和第二薄膜晶体管 71a 和 71b 的 ON/OFF 操作，有选择地将视频信号传递到第一像素电极。

位于数据线 D1 右侧的第二开关 73 包括栅极连接到对应的扫描线 G1 并且源极或漏极连接到数据线 D1 的第三薄膜晶体管 73a，以及栅极连接到对应的扫描线 G1 的第四薄膜晶体管 73b，第四薄膜晶体管 73b 与第三薄膜晶体管 73a 串联。这里，第二开关 73 可以仅由第三薄膜晶体管 73a 构成。

在根据本发明第一实施例的，如上构成的液晶显示器中，下面参考图 7B 所示的波形介绍将视频信号传送到第一和第二像素电极的过程。图 7B 示出了施加到根据本发明第一实施例的液晶显示器的扫描线上的驱动信号的波

形。

参考图 7B, 一个水平周期分为两个部分(a)和(b), 在第一部分(a)期间, 视频信号施加到位于数据线 D1 左侧和右侧的像素, 在第二部分(b)期间, 它  
5 仅施加到右侧的像素。即, 在一个水平周期期间, 第一扫描线 G1 接收‘高’  
信号, 只在前半个水平周期期间(不一定是精确的半个周期)。即, 部分(a), 第  
二扫描线 G2 接收‘高’信号, 在后半个水平周期期间, 即, 部分(b), 接收‘低’  
信号。

因此, 当第一扫描线 G1 和第二扫描线 G2 都处于‘高’状态时, 第一  
10 开关 71 的第一和第二薄膜晶体管 71a 和 71b 以及第二开关 73 的第三和第四  
薄膜晶体管 73a 和 73b 都导通, 将视频信号传递到第一和第二电极 71c 和  
73c。此后, 将‘低’信号施加到第二扫描线 G2, 第二薄膜晶体管 71b 截止,  
由此视频信号没有发送到第一像素电极 71c, 仅传递到第二像素电极 73c。

由于一个水平周期被分为两个部分(a)和(b), 如上所述, 加载在一个数据  
15 线上的视频信号选择性地传递到右和左像素电极。因此, 控制施加到扫描线  
的驱动信号使一个数据线将视频信号发送到它的左和右像素, 由此与常规的  
液晶显示器相比, 数据线的数量减少了一半。这也使源极驱动器的数量减少  
了一半。

图 8A 示出了根据本发明第二实施例的液晶显示器的结构。参考图 8A,  
本实施例的液晶显示器与第一实施例的不同之处在于构成第一开关 71 的第  
20 一和第二薄膜晶体管 71a 和 71b 的栅极连接点。具体地, 第一开关 71 包括源  
极或漏极连接到数据线 D1 并且栅极连接到与对应扫描线 G1 相邻的扫描线  
G2 的第一薄膜晶体管 71a, 以及栅极连接到对应扫描线 G1 的第二薄膜晶体  
管 71b, 第二薄膜晶体管与第一薄膜晶体管 71a 串联。第二开关 73 与第一开  
关 71 有相同的结构。

25 在具有上述根据本发明第二实施例的结构的液晶显示器中, 一旦具有图  
8B 波形的驱动信号施加到扫描线, 就按照从液晶板的上部移动到下部的顺序  
显示图像, 对应的数据线将视频信号传递到位于它的左侧和右侧的像素, 导  
致数据线总数的减少。

图 9A 示出了根据本发明第三实施例的液晶显示器的结构, 图 9B 示出  
30 了施加到图 9A 的液晶显示器的扫描线上的驱动信号的波形。参考图 9A, 在  
本实施例中, 第一开关 71 位于数据线 D1 的右侧, 第二开关 73 位于它的左

侧。即，在第三实施例中，第一开关 71 形成在数据线的右侧，而在第一和第二实施例中它位于数据线的左侧。

具体地，根据本发明第三实施例的液晶显示器包括在行方向排列的多个扫描线 G1、G2、...、Gn-1、Gn，与扫描线交叉的多个数据线 D1、D2、...、Dn-1、Dn，每个都位于与每个扫描线交叉的每个数据线右侧的第一开关 71、每个都位于每个数据线左侧的第二开关 73、每个都连接到每个第一开关 71 的第一像素电极 71c、以及每个都连接到每个第二开关 73 的第二像素电极 73c。

下面参考图 9A 的“X”部分详细介绍本发明第三实施例的液晶显示器的结构。在扫描线 G1 与数据线 D1 相互交叉的部分，第一开关 71 设置在数据线 D1 的右侧，构成第一开关 71 的第二薄膜晶体管 71b 连接到下一个扫描线 G2。即，第一开关 71 包括源极或漏极连接到数据线 D1 并且栅极连接到对应的扫描线 G1 的第一薄膜晶体管 71a，以及栅极连接到下一个扫描线 G2 的第二薄膜晶体管 71b，第二薄膜晶体管与第一薄膜晶体管 71a 串联。

第二开关 73 位于数据线 D1 的左侧，并有两个薄膜晶体管。具体地，第二开关 73 包括源极或漏极连接到数据线 D1 并且栅极连接到对应的扫描线 G1 的第三薄膜晶体管 73a，以及栅极连接到对应的扫描线 G1 的第四薄膜晶体管 73b，第四薄膜晶体管与第三薄膜晶体管 73a 串联。这里，第二开关 73 可以由单个薄膜晶体管构成。

根据本发明第三实施例的、结构如上所述的液晶显示器，由具有图 9B 所示波形的驱动信号驱动。参考图 9B，在一个水平周期期间，第一扫描线 G1 接收‘高’信号，同时在对应于前半水平周期的部分(a)期间，第二扫描线 G2 接收‘高’信号，但在部分(b)期间，即，后半水平周期期间接收‘低’信号。当‘高’信号施加到第一和第二扫描线 G1 和 G2 时，构成第一和第二开关 71 和 73 的薄膜晶体管都导通，将视频信号传递到第一和第二像素电极 71c 和 73c。当‘高’信号施加到第一扫描线 G1 并且‘低’信号施加到第二扫描线 G2 时，第一开关 71 的第二薄膜晶体管截止，由此视频信号不能传递到第一像素电极 71c，仅发送到第二像素电极 73c。以此方式，按照从液晶板的上部移动到下部的顺序显示对应的图像。

图 10A 示出了根据本发明第四实施例的液晶显示器的结构。图 10B 示出了施加到图 10A 的液晶显示器的扫描线的驱动信号的波形。参考图 10A，

根据本发明的第四实施例的液晶显示器与第三实施例的不同之处是构成第一开关 71 的第一和第二薄膜晶体管 71a 和 71b 的栅极连接点。即，在第四实施例中，第一开关 71 的第一薄膜晶体管 71a 的栅极连接到与对应扫描线 G1 相邻的扫描线 G2，而在第三实施例中，第一开关 71 的第二薄膜晶体管 71b 的栅极连接到扫描线 G2。

具体地，根据本发明第四实施例的第一开关 71 包括源极或漏极连接到数据线 D1 并且栅极连接到下一个扫描线 G2 的第一薄膜晶体管 71a，以及栅极连接到对应的扫描线 G1 的第二薄膜晶体管 71b，第二薄膜晶体管 71b 与第一薄膜晶体管 71a 串联。因此，一旦具有图 10B 波形的驱动信号施加到扫描线，对应的视频信号就可以选择性地提供到分别位于数据线 D1 左侧和右侧的像素。按照从液晶板的上部移动到下部的顺序显示对应于视频信号的图像。

图 11A 示出了根据本发明第五实施例的液晶显示器的结构，图 11B 示出了施加到图 11A 的液晶显示器的扫描线的驱动信号的波形。参考图 11A，第五实施例与第一到第四实施例的不同之处是其中形成构成第一和第二开关的薄膜晶体管的位置。

在本发明的第一到第四实施例中，薄膜晶体管和像素电极位于数据线 D1、D2、...、Dn-1、Dn 与扫描线 G1、G2、...、Gn-1、Gn 交叉的部分，依次地从第一扫描线与数据线交叉的第一交叉部分开始直到第(n-1)扫描线与数据线交叉的第(n-1)交叉部分。薄膜晶体管和像素电极没有形成在第 n 扫描线与数据线交叉的部分。

另一方面，在本发明的第五实施例中，薄膜晶体管和像素电极没有设置在第一扫描线与数据线交叉的部分，而是依次位于从第二扫描线与数据线交叉的第二交叉部分开始直到第 n 个扫描线与数据线交叉的第 n 个交叉部分的部分上。

此外，在第五实施例中，形成在第(n-1)扫描线与数据线交叉部分的四个薄膜晶体管中的一个连接到第(n-1)扫描线，而在第一到第四实施例中，它连接到第 n 扫描线。当具有图 11B 波形的驱动信号施加到第五实施例的液晶显示器的扫描线时，按照从液晶板的下部移动到上部的顺序显示对应的图像。在被分为两个部分(a)和(b)的一个水平周期中，为扫描线提供驱动信号，如图 11B 所示，由此视频信号可以选择性地施加到分别位于每个数据线左侧和右

侧的像素。

下面详细介绍本发明的第五实施例。参考图 11A，多个扫描线 G1、G2、...、Gn-1、Gn 排列在一个方向上，多个数据线 D1、D2、...、Dn-1、Dn 与扫描线交叉。第一和第二开关 71 和 73 分别形成在每个数据线的左侧和右侧。第一和第二开关 71 和 73 的每一个都由薄膜晶体管组成，每个薄膜晶体管为 N 型或 P 型薄膜晶体管。位于数据线 D1 左侧的第一开关 71 的第二薄膜晶体管 71b 的栅极连接到第(n-1)扫描线，它的第一薄膜晶体管 71a 的栅极连接到第 n 扫描线。形成在每个数据线右侧的第二开关 73 包括第三和第四薄膜晶体管，两者都连接到第 n 扫描线。这里，第二开关 73 可以由单个薄膜晶体管构成。

下面参考图 11A 的“X”部分更详细地介绍本发明第五实施例的液晶显示器的工作原理。如图 11B 所示，在一个水平周期期间，扫描线 Gn 接收‘高’信号，并且仅在它的前半部分(a)期间，前一扫描线 Gn-1 接收‘高’信号。在对应的扫描线 Gn 和前一扫描线 Gn-1 都处于‘高状态’时，构成第一和第二开关 71 和 73 的薄膜晶体管都导通，将对应的视频信号传递到第一和第二像素电极 71c 和 73c。

当在水平周期的后半部分(b)期间，‘低’信号施加到前一扫描线 Gn-1，第一开关 71 的第二薄膜晶体管截止，没有将视频信号传送到第一像素电极 71c。此时，位于数据线右侧的开关 73 保持导通状态，将视频信号传递到第二像素电极 73c。如上所述，视频信号可以选择性地传送到分别形成在每个数据线左侧和右侧的像素，导致数据线的总数减少一半。

图 12A 示出了根据本发明第六实施例的液晶显示器的结构，图 12B 示出了施加到图 12A 的液晶显示器的扫描线的驱动信号的波形。本发明的第六实施例与第五实施例的不同之处是构成第一开关 71 的第一和第二薄膜晶体管 71a 和 71b 的栅极连接点。即，在第六实施例中，第一薄膜晶体管 71a 的栅极连接到第(n-1)扫描线 Gn-1，第二薄膜晶体管 71b 的栅极连接到第 n 扫描线 Gn，而在第五实施例中，第一薄膜晶体管 71b 的栅极连接到第 n 扫描线 Gn，第二薄膜晶体管 71b 的栅极连接到第(n-1)扫描线。这里，第二开关 73 与第五实施例中的开关结构相同。

一旦图 12B 所示的驱动信号施加到扫描线，来自对应数据线的视频信号就可以选择性地传递到位于数据线左侧和右侧的像素。此外，与第五实施例

中一样，按照从液晶板的下部移动到上部的顺序显示对应的图像。

图 13A 示出了根据本发明第七实施例的液晶显示器的结构，图 13B 示出了施加到图 13A 的液晶显示器的扫描线的驱动信号的波形。根据本发明第七实施例的液晶显示器以下面的方式构成，如图 13A 所示，第一和第二开关  
5 分别位于每个数据线的左侧和右侧。即，第七实施例的液晶显示器包括在一个方向排列的多个扫描线  $G_1$ 、 $G_2$ 、...、 $G_{n-1}$ 、 $G_n$ ，与扫描线交叉的多个数据线  $D_1$ 、 $D_2$ 、...、 $D_{n-1}$ 、 $D_n$ ，形成在每个数据线两侧并由对应的扫描线和上一个扫描线控制的第一和第二开关 71 和 73、以及分别连接到第一和第二开关 71 和 73 的第一和第二像素电极 73a 和 73c。

10 下面参考图 13A 的“X”部分作更详细介绍。第一开关 71 包括源极或漏极连接到数据线  $D_1$  并且栅极连接到对应的扫描线  $G_n$  的第一薄膜晶体管 71a，以及栅极连接到上一个扫描线  $G_{n-1}$  的第二薄膜晶体管 71b，第二薄膜晶体管与第一薄膜晶体管串联。第二开关 73 包括源极或漏极连接到数据线  
15  $D_1$  并且栅极连接到对应的扫描线  $G_n$  的第三薄膜晶体管 73a，以及栅极连接到对应的扫描线  $G_n$  的第四薄膜晶体管 73b，第四薄膜晶体管 73b 与第三薄膜晶体管 73a 串联。第二开关 73 可以仅由第三薄膜晶体管 73a 构成。当具有图 13B 的波形的驱动信号施加到如上构成的液晶显示器的扫描线时，按照从液晶板的下部移动到上部的顺序显示对应的图像。这与第五和第六实施例中的操作相同。

20 图 14A 示出了根据本发明第八实施例的液晶显示器的结构，图 14B 示出了施加到图 14A 的液晶显示器的扫描线的驱动信号的波形。本发明的第八实施例与第七实施例的不同之处是构成第一开关 71 的第一和第二薄膜晶体管 71a 和 71b 的栅极连接点。即，根据本发明第八实施例的第一开关 71 包括源极或漏极连接到数据线  $D_1$  并且栅极连接到对应扫描线  $G_n$  的前一个扫描线  
25  $G_{n-1}$  的第一薄膜晶体管 71a，以及栅极连接到对应扫描线  $G_n$  的第二薄膜晶体管 71b，第二薄膜晶体管 71b 连接到第一薄膜晶体管 71a。这里，第二开关 73 与根据第七实施例的第二开关结构相同。

在具有图 14B 的波形的驱动信号施加到根据第八实施例如上构成的液晶显示器的扫描线时，按照从液晶板的下部移动到上部的顺序显示图像。如  
30 上所述，本发明的液晶显示器可将视频信号传递到位于每个数据线左侧和右侧的像素，导致数据线的总数减少一半。这也使施加驱动信号到每个数据线

的源极驱动器的数量减少一半。

下面介绍驱动根据本发明的液晶显示器的电路。

首先，需要一种具有能满足本发明数据线数量减少了的液晶显示器的结构的源极驱动器。即，当为 384 条数据线时，要求驱动本发明的液晶显示器的源极驱动器能够处理对应于总共 768 条线的视频信号。为此，可以将源极驱动器构造成图 15A 所示的那样。图 15A 示出了根据本发明一个实施例的源极驱动器。图 15A 的源极驱动器包括单元数量为常规源极驱动器的采样锁存器的单元数量两倍的采样锁存器。这是由于虽然源极驱动器驱动 384 条数据线，但它处理对应于 768 条线的图像数据。

10 参考图 15A，本发明的源极驱动器包括：128 时钟移位寄存器 151，根据源极脉冲时钟 HCLK 移动水平同步信号脉冲以输出锁存器时钟；第一采样锁存器 152，根据由移位寄存器 151 发出的锁存器时钟在 768 条列线中采样和锁存对应于奇数列线的数字 R、G 和 B 数据；第二采样锁存器 152a，在 768 条列线中采样和锁存对应于偶数列线的数字 R、G 和 B 数据；保持锁存器 153，分别根据第一和第二加载信号 LDO 和 LDE，接收和锁存分别存储在第一和第二采样锁存器 152 和 152a 中的数据项；D/A 转换器 154，将存储在保持锁存器 153 中对应于奇数列线的数字 R、G 和 B 数据或对应于偶数列线的数字数据转换为模拟数据信号；以及放大器 155，放大由 D/A 转换器 154 提供的对应于奇数列的模拟 R、G 和 B 数据信号或对应于偶数列的模拟数据信号。

20 根据本发明第一实施例的源极驱动器有采样和锁存总共 768 条线中对应于奇数列线的图像数据的第一采样锁存器 152，以及采样和锁存对应于偶数列线的图像数据的第二采样锁存器 152a。对于被分为两个部分的一个水平周期，在前半个水平周期期间(不一定是精确的半个周期)，通过第一采样锁存器 152 采样和锁存对应于奇数列线的 R、G 和 B 数据，在后半个周期期间，通过第二采样锁存器 152a 采样和锁存对应于偶数列线的 R、G 和 B 数据。由此，可以采样 768 条列线的 R、G 和 B 数据。

划分为奇数列线数据和偶数列线数据、由第一和第二采样锁存器 152 和 152a 锁存的数字视频信号依次传送到保持锁存器 153。具体地，存储在第一采样锁存器 152 中的图像数据根据第一加载信号 LDO 装入保持锁存器 153 中，而存储在第二采样锁存器 152a 中的图像数据根据第二加载信号 LDE 装

入保持锁存器 153 中。装入保持锁存器 153 内的数字 R、G 和 B 数据通过 D/A 转换器 154 转换为模拟信号，由放大器 155 放大。在前半个水平周期期间，对应于奇数列线的 R、G 和 B 数据施加到液晶显示板准备显示，在后半个水平周期期间，偶数列线的 R、G 和 B 数据施加到显示板准备显示。

5 图 15B 示出了图 15A 的源极驱动器的工作波形。从图 15B 可以得知，在一个水平周期期间，采样的奇数列数据和采样的偶数列数据装入保持锁存器 153 内。

图 16A 示出了根据本发明另一实施例的源极驱动器的结构。图 16A 的源极驱动器具有第一和第二采样锁存器 162 和 162a、第一和第二保持锁存器 10 163 和 163a、第一和第二 D/A 转换器 164 和 164a、以及第一和第二放大器 165 和 165a，用于在一个水平周期期间，将图像数据施加到液晶板，将图像数据分为奇数列数据和偶数列数据。此外，根据本发明第二实施例的源极驱动器包括将两个放大器 165 和 165a 的输出选择性地传递到数据线的开关 166。

15 第一采样锁存器 162 采样对应奇数列线的图像数据，而第二采样锁存器 162a 采样偶数列线的图像数据。由第一采样锁存器 162 锁存的奇数列线的图像数据根据加载信号 LD 装入第一保持锁存器 163。另一方面，由第二采样锁存器 162a 锁存的偶数列线的图像数据根据加载信号 LD 装入第二保持锁存器 163a。存储在第二保持锁存器 163a 中的数字图像数据由第二 D/A 转换器 164a 转换为模拟信号，而存储在第二保持锁存器 163a 中的数字图像数据由第二 D/A 转换器 164a 转换为模拟信号。这里，第一和第二 D/A 转换器 164 和 164a 将对应于奇数列线的图像数据和偶数列线的图像数据分别转换为模拟信号。

25 转换的对应于奇数和偶数列线的模拟视频信号分别由第一和第二放大器 165 和 165a 放大。在前半个水平周期期间，对应于奇数列线的模拟视频信号在开关 166 的操作下施加到数据线。另一方面，在后半个周期期间，对应于偶数列线的模拟视频信号根据开关 166 施加到数据线。这里，在前半个水平周期期间，开关 166 将第一放大器 165 的输出电连接到数据线 D1、D2、...、Dn-1、Dn，而在后半个周期期间，它将第二放大器 165a 的输出电连接到数  
30 据线。

如上所述，根据本发明另一实施例的源极驱动器由两个采样锁存器、保

持锁存器、D/A转换器以及放大器组成，由此使用 $n$ 条列线施加对应于 $2n$ 条列线的视频信号。

下面介绍驱动根据本发明的液晶显示器的栅极驱动器。图17A示出了根据本发明第一实施例的栅极驱动器。参考图17A，栅极驱动器包括移位寄存器171、逻辑电路172、电平移位器173以及输出缓冲器174。移位寄存器171根据栅极脉冲时钟VCLK移动垂直同步信号脉冲VSYNC。逻辑电路172由多个3输入OR门OR1、OR2、...OR $n$ 组成，每个选择性地接收移位寄存器171的三个输出并对它们进行逻辑运算。

根据本发明的预定实施例，第一个3输入OR门OR1接收来自移位寄存器171的 $S_1$ 到 $S_{2n+2}$ 的输出 $S_1$ 、 $S_3$ 以及 $S_4$ ，第二个接收输出 $S_3$ 、 $S_5$ 和 $S_6$ ，第三个接收输出 $S_5$ 、 $S_7$ 以及 $S_8$ 。从第四个3输入OR门到最后一个的每一个也以此方式接收移位寄存器171的三个输出。电平移位器173依次地电平移位施加到扫描线的信号，以将电平移位的信号发送到输出缓冲器174。因此，连接到输出缓冲器174的多个扫描线依次地启动。下面参考图17B介绍根据本发明的第一实施例的栅极驱动器的操作。

参考图17B，第一扫描线 $G_1$ 接收第一OR门OR1的输出波形，第二扫描线 $G_2$ 接收第二OR门OR2的输出波形。以此方式，第一扫描线到最后一个依次地被启动。这里，在一个水平周期期间，施加到扫描线 $G_1$ 、 $G_2$ 、...、 $G_{n-1}$ 、 $G_n$ 的每个信号重复‘高’和‘低’状态。这与图7B到图10B所示的驱动信号之一的波形相同。

同时，显示在图17A中的OR门以不同的方式接收移位寄存器171的输出。例如，第一OR门接收输出 $S_1$ 和 $S_2$ ，第二OR门接收输出 $S_1$ 、 $S_3$ 和 $S_4$ ，第三个接收输出 $S_3$ 、 $S_5$ 和 $S_6$ 等。从第四个OR门到最后一个的每一个也以此原则接收移位寄存器的三个输出。此时，施加到扫描线的驱动信号有图17B的下部分中显示的波形 $G_1'$ 、 $G_2'$ 和 $G_3'$ 。

如上所述，本发明的在一个水平周期期间由如上构成的栅极驱动器和源极驱动器分别将两个视频信号传送到两个像素的液晶显示器减少了数据线的总数，由此降低了源极驱动器的数量。然而，由于在一个水平周期期间两个视频信号需要发送到两个像素，由此减少了视频信号传递到每个像素的线时间(line time)。这要求模拟电路的操作速度为常规电路的两倍。该问题显著地出现在点反向(dot inversion)中。因此，视频信号以图18

中显示的方式写入

5

10

15

到像素电极中。

视频信号以图 18 中所示的顺序写入。由于①和②为正信号，当写①时②被预充电。由此，可以仅在一个水平周期的半个周期期间进行充电。由于③和④的极性与①和②的极性相反，因此③和④需要较长的充电和放电时间。因此，在写①和②和写③和④之间的空白时间期间，通过数据线预充电或数据线之间的电荷共享，充电和放电时间减少。由于写③期间④被预充电，因此④的写时间没有问题。然而，在写③时存在问题。为解决该问题，控制在一个水平周期期间施加到扫描线的驱动信号的‘高’和‘低’部分(a)和(b)的幅值，以确保写③需要的时间。

10 根据本发明的液晶显示器及驱动电路有以下优点。首先，一个数据线将视频信号选择性地传递到位于它的左侧和右侧的两个像素，由此将数据线的数量减少了一半。这也将源极驱动器的数量减少了一半。因此，可以减小显示器的尺寸和制造成本。此外，与常规的显示器相比，在相同的尺寸上可以显示更多的图像，实现了高分辨率。

15 对本领域的技术人员来说，显然可以对本发明的液晶显示器及驱动电路进行各种修改和变形而不脱离本发明的精神或范围。由此，本发明覆盖落入本发明附带的权利要求书及等效物范围内的修改和变形。




图 1




图 2




图 3




图 4




图 5A




图 5B




图 6A




图 6B




图 7A




图 7B




图 8A




图 8B




图 9A




图 9B




图 10A




图 10B




图 11A




图 11B




图 12A




图 12B




图 13A




图 13B






图 14B




图 15A




图 15B




图 16A




图 16B




图 17A




图 17B

—	—	①+	②+	—	—
+	+	③—	④—	+	+
—	—	+	+	—	—
+	+	—	—	+	+

图 18

专利名称(译)	液晶显示器的驱动器		
公开(公告)号	<a href="#">CN1139909C</a>	公开(公告)日	2004-02-25
申请号	CN00120165.4	申请日	2000-06-04
[标]申请(专利权)人(译)	权五敬		
申请(专利权)人(译)	权五敬		
当前申请(专利权)人(译)	权五敬		
[标]发明人	权五敬		
发明人	权五敬		
IPC分类号	G02F1/133 G09F9/30 G09G3/20 G09G3/36		
CPC分类号	G09G2300/0814 G09G2310/0251 G09G3/3659 G09G3/3688 G09G2310/027 G09G2310/06 G09G3/3614 G09G2310/0297 G09G3/3677 G09G3/3648		
优先权	1019990020721 1999-06-04 KR		
其他公开文献	CN1276590A		
外部链接	<a href="#">Espacenet</a>	<a href="#">SIPO</a>	

摘要(译)

本发明提供一种液晶显示器的栅极驱动器，具有较高的分辨率并能够以低成本制造。一种将视频信号施加到包括第一和第二板以及密封其间的液晶的液晶显示器的数据线的栅极驱动器，包括：移位寄存器，根据栅极脉冲时钟移动垂直同步信号脉冲；逻辑电路，选择性地接收移位寄存器的多个输出信号，对它们进行逻辑运算并输出它们；电平移位器，将逻辑电路的输出移动到预定的电平，以依次地输出它；以及输出缓冲器，依次地将电平移动的信号施加到扫描线。

